• 한국정보통신학회논문지
• /
• 제17권11호
• /
• pp.2636-2644
• /
• 2013

본 논문에서는 서로 다른 감지장치로부터 획득한, 특성이 상이한 다중영상인 가시광선 영상과 적외선 영상의 까다로운 영상융합을 수행할 수 있는 웨이블렛 기반 MAD순서통계량을 논의한다. 상이한 두 영상의 효과적인 영상융합을 위하여 근사부분대역의 웨이블렛 계수에 가중평균(Weighted average)법으로 융합처리하고 상세 부분대역의 웨이블렛 계수에 중앙절대편차(MAD: Median Absolute Deviation)를 이용한 임계값을 비교하여 두 영상의 장점만을 표현하는 방법을 제안한다. 특히 기존의 융합규칙들은 두 영상간의 화소나 지표 값의 대 소 관계에 의해 융합 영상이 이루어짐으로서 왜곡요소가 융합영상에 포함되어 왜곡된 융합영상을 얻을 가능성이 높다. 이러한 단점을 보완하기 위하여 제안 방법의 임계값은 잡음과 같은 왜곡요소를 배재하고 영상의 통계량을 고려하여 설정하였다. 다양한 다중영상을 기존 영상 융합 방법들과 비교하여 제안한 영상융합 방법의 우수성을 종합적 실험결과를 통하여 확인할 수 있었다. 제안된 방법은 실시간처리를 보장하기위하여 DSP와 FPGA를 이용한 하드웨어로 구현하였으며 Xilinx FPGA를 사용하였다.

• 한국정보통신학회논문지
• /
• 제21권9호
• /
• pp.1681-1688
• /
• 2017

본 논문에서는 FPGA와 Nor-Flash를 사용하여 컬러 라인 스캔 카메라를 위한 고속 신호처리 하드웨어 시스템을 구현하였다. 기존의 시스템에서는 소프트웨어를 기반으로 한 고속 DSP가 적용되어 왔고 주로 RGB 개별 논리에 의해 결함을 검출하는 방법이었지만 본 논문에서는 RGB-HSL 변환기, FIFO, HSL 풀-컬러 결함 디코더 및 이미지 프레임 버퍼로 구성된 하드웨어 기반의 결함 검출기를 제안하였다. 결함 검출기는 RGB에서 HSL로의 색상 공간 변환을 위한 하드웨어 기반 룩업테이블과 4K HSL 풀-컬러 결함 디코더로 구성되어 있다. 또한 단일 라인 데이터 기반의 로컬 픽셀 처리 대신 2차원 배열 구조의 이미지 단위 처리를 위해 라인 데이터 축적용 이미지 프레임을 포함한다. 설계된 시스템을 기존의 곡물 선별기에 적용하여 땅콩을 대상으로 선별해 본 결과 효과적임을 알 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.153-156
• /
• 2009

Sagnac 효과를 사용한 회전센서로 알려진 광자이로스코프(이하 FOG)는 넓은 범위의 회전율을 측정하기 위해 개발 중에 있다. 본 논문은 개루프 FOG의 개발과 FPGA를 이용한 디지털 신호처리 기술을 다루고 있다. 첫째로 Good bias stability($0.22^{\circ}/hr$), Scale factor stability, 단일모드 광섬유를 이용한 최대한 낮은 angle random walk ($0.07^{\circ}/\sqrt{hr}$) 와 저가의 중급 자이로 (pointing grade)의 설계를 목표로 하고 있다. 둘째 Processing 이득에 의해 실질적으로 디지털 Demodulator 출력이 개선된 SNR을 갖는 디지털 FOG 신호처리 알고리즘을 디자인 했다. 적은 계산량을 가진 저가의 프로세서와 Adder, 그리고 Shift register만으로 필요로 하는 CIC타입의 Decimation 블록은 이러한 모든 디지털 FOG 프로세서에 사용 가능하다.

• 전기전자학회논문지
• /
• 제23권1호
• /
• pp.207-213
• /
• 2019

본 논문에서는 객체 추적을 위한 간소화된 특징점 검출 알고리즘을 제안하고, 이의 실시간 처리를 위한 하드웨어 구조 설계 및 구현 결과를 제시한다. 기존 Shi-Tomasi 알고리즘은 객체 추적 응용에서 우수한 성능을 보이지만, 연산 복잡도가 큰 문제가 존재한다. 따라서, 기존 알고리즘에 비해 연산 복잡도를 간소화시키면서 유사한 성능 지원이 가능한 효율적인 특징점 검출 알고리즘을 제안하고, 하드웨어 설계 및 구현 결과를 제시한다. 제안된 특징점 검출기는 FPGA 기반 구현 결과, 1,307개의 logic slices, 5개의 DSP 48s, 86.91Kbit의 메모리로 구현 가능함을 확인하였으며, 114MHz의 동작 주파수로 $1920{\times}1080FHD$급 영상에 대해 54fps의 실시간 처리가 가능하다.

• 한국멀티미디어학회논문지
• /
• 제10권1호
• /
• pp.66-73
• /
• 2007

SDR(Software Defined Radio) 기술은 RF 및 IF를 신호처리를 위한 고성능 디지털 신호처리 소자를 기반으로 하드웨어 수정 없이 모듈화 되어 있는 통신 플랫폼을 이용하여 소프트웨어 변경만으로 단일의 송수신 시스템을 통해 다수의 무선 통신 규격을 통합 수용하기 위한 무선 접속 기반 기술이다. 다양한 복합 네트워크 환경 하에서 구성될 다양한 통신 시스템은 각각의 무선 네트워크들 간의 쉽고 빠른 인터페이스를 보장하기 위해 재구성 가능한 SDR개념 기반의 통신 플랫폼이 요구된다. 본 논문은 이러한 SDR 기반의 플랫폼 구현을 위해 TMS320C6713 CPU를 이용한 DSP 보드, IF 신호처리를 위한 FPGA 보드와 무선랜 대역의 RF 송수신기가 결합된 형태의 통신 플랫폼을 설계 및 제작하였다. 또한, 제작된 플랫폼을 이용하여 다양한 통신방식(BPSK, QPSK, 16QAM)을 적용함으로서, 재구성 가능한 통신 단말 플랫폼의 구현을 확인하였다.

• 한국정보통신학회논문지
• /
• 제24권4호
• /
• pp.508-514
• /
• 2020

LTE (Long Term Evolution) 및 5G와 같이 지속적으로 발전하는 이동 통신 표준을 구현하기 위해 소프트웨어 정의 라디오 (SDR, Software Defined Radio) 개념은 뛰어난 유연성과 효율성을 제공한다. 수년 동안, 최고급 디지털 시그널 프로세서 (DSP, Digital Signal Processor) 시스템 온 칩 (SoC, System on Chip)은 멀티 코어 및 다양한 하드웨어 보조 프로세서를 지원하는 방향으로 개발되어왔다. 이 논문에서는 TI의 TCI663x 칩을 사용해 구현한 SDR 플랫폼 하드웨어에 대해 소개하고, 이 플랫폼 상에서 멀티 코어 DSP를 BCP (Bit Rate Coprocessor) 및 TPC (Turbo Decoder Coprocessor)와 연동하여 구현한 LTE 전송 채널 (Transport Channel)의 성능을 다양한 구현 옵션에 따라 평가한다.

• Journal of Electrical Engineering and Technology
• /
• 제10권4호
• /
• pp.1527-1539
• /
• 2015

In this paper the hardware implementation of the direct torque control based on the fuzzy logic technique of induction motor on the Field-Programmable Gate Array (FPGA) is presented. Due to its complexity, the fuzzy logic technique implemented on a digital system like the DSP (Digital Signal Processor) and microcontroller is characterized by a calculating delay. This delay is due to the processing speed which depends on the system complexity. The limitation of these solutions is inevitable. To solve this problem, an alternative digital solution is used, based on the FPGA, which is characterized by a fast processing speed, to take the advantage of the performances of the fuzzy logic technique in spite of its complex computation. The Conventional Direct Torque Control (CDTC) of the induction machine faces problems, like the high stator flux, electromagnetic torque ripples, and stator current distortions. To overcome the CDTC problems many methods are used such as the space vector modulation which is sensitive to the parameters variations of the machine, the increase in the switches inverter number which increases the cost of the inverter, and the artificial intelligence. In this paper an intelligent technique based on the fuzzy logic is used because it is allows controlling the systems without knowing the mathematical model. Also, we use a new method based on the Xilinx system generator for the hardware implementation of Direct Torque Fuzzy Control (DTFC) on the FPGA. The simulation results of the DTFC are compared to those of the CDTC. The comparison results illustrate the reduction in the torque and stator flux ripples of the DTFC and show the Xilinx Virtex V FPGA performances in terms of execution time.

• 천문학논총
• /
• 제21권2호
• /
• pp.67-74
• /
• 2006

We have developed a control electronics system for an infrared detector array of KASINICS (KASI Near Infrared Camera System), which is a new ground-based instrument of the Korea Astronomy and Space science Institute (KASI). Equipped with a $512{\times}512$ InSb array (ALADDIN III Quadrant, manufactured by Raytheon) sensitive from 1 to $5{\mu}m$, KASINICS will be used at J, H, Ks, and L-bands. The controller consists of DSP(Digital Signal Processor), Bias, Clock, and Video boards which are installed on a single VME-bus backplane. TMS320C6713DSP, FPGA(Field Programmable Gate Array), and 384-MB SDRAM(Synchronous Dynamic Random Access Memory) are included in the DSP board. DSP board manages entire electronics system, generates digital clock patterns and communicates with a PC using USB 2.0 interface. The clock patterns are downloaded from a PC and stored on the FPGA. UART is used for the communication with peripherals. Video board has 4 channel ADC which converts video signal into 16-bit digital numbers. Two video boards are installed on the controller for ALADDIN array. The Bias board provides 16 dc bias voltages and the Clock board has 15 clock channels. We have also coded a DSP firmware and a test version of control software in C-language. The controller is flexible enough to operate a wide range of IR array and CCD. Operational tests of the controller have been successfully finished using a test ROIC (Read-Out Integrated Circuit).

• Journal of Power Electronics
• /
• 제14권6호
• /
• pp.1139-1146
• /
• 2014

Digital signal processor (DSP) and field programmable gate array (FPGA) based concentrated control systems are designed for implementing CPS-SPWM strategies. The self-defined universal asynchronous receiver/transmitter (UART) protocol is used for communication between a master controller and an individual module controller via high speed links. Aimed at undesired pulse competition, this paper analyzes its generation mechanism and presents a new method for eliminating competition pulses with no time delay. Finally, the proposed concentrated controller is applied to a 10kV/10MVar distribution static synchronous compensator (DSTATCOM) industrial prototype. Experimental results show the accuracy and reliability of the concentrated controller, and verify the superiority of the proposed elimination method for competition pulses.

• 전자공학회논문지
• /
• 제50권1호
• /
• pp.97-101
• /
• 2013

There is a growing need for optical communication systems that convert large volumes of data to optical signals and that accommodate and transmit the signals across long distances. Digital optical communication consists of a master unit (MU) and a slave unit (SU). The MU transmits data to SU using digital optical signals. However, digital optical units that are commercially available or are under development transmit data using two's complement representation. At low input levels, a large number of SSOs (simultaneous switching outputs) are required because of the high rate of bit switching in two's complement, which thereby increases the power noise. This problem reduces the overall system capability because a DSP (digital signal processor) chip (FPGA, CPLD, etc.) cannot be used efficiently and power noise increases. This paper proposes a change from two's complement to a more efficient method that produces less SSO noise and can be applied to existing digital optical units.