• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2000년도 전력전자학술대회 논문집
• /
• pp.347-350
• /
• 2000

This paper deals with the novel DPWM(discontinuous PWM) for 3-level inverter. Although DPWM methods generate higher harmonics than SVPWM they are of special interest because of their lower switching losses. And in the high modulation region the harmonic characteristics of DPWM is superior to the that of CPWM. However when DPWM applies to the 3-level inverter there is the problem that the output state is varied suddenly in the low modulation region($\textrm{m}_{I}$=0~0.5) The novel DPWM that this problem improves will be introduced.

• 대한전자공학회논문지SD
• /
• 제49권1호
• /
• pp.15-24
• /
• 2012

본 논문에서는 Switched-Capacitor 지연 기법의 새로운 고해상도 DPWM 발생기를 사용한 Dynamic-Response-Free SMPS를 제안한다. 제안된 회로는 Switched-Capacitor 지연 기법을 이용한 DPWM 발생기의 내부 커패시터 전압 기울기를 제어하는 방식으로 DPWM의 duty ratio를 결정한다. 제안된 회로는 컨버터의 피드백 전압과 기준전압을 비교하여 DPWM 발생기의 내부 캐패시터에 충방전되는 전류량을 제어하는 방식으로 출력전압 tracking이 가능하다. 따라서 제안된 회로는 기존 closed loop 제어 방식의 SMPS들에서 문제점이 되고 있는 동적 응답특성을 고려할 필요가 없으며, 출력 전압에 overshoot/undershoot로 인한 ringing 현상이 발생하지 않는다는 큰 장점을 가진다. 제안된 회로는 1MHz~10MHz까지 스위칭주파수를 사용자가 선택할 수 있으며, 100MHz의 내부 제어 동작 주파수로 10MHz 최대 스위칭 주파수(DPWM) 발생이 가능하다. 100MHz의 내부 제어 동작 주파수를 사용하여 10MHz 스위칭 주파수 발생시 소모되는 내부 회로의 최대 전류는 2.7mA이며, 출력 버퍼를 포함한 전체 시스템의 전류 소모는 15mA이다. 제안된 회로는 0.125%의 DPWM duty ratio 해상도를 가지고 부하에 최대 1A까지 전류공급이 가능하며, 최대 리플 전압은 8mV이다. 동부하이텍 BCD $0.35{\mu}m$ 공정 파라미터를 이용해 시뮬레이션을 수행하여 제안된 회로의 동작을 검증하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2018년도 추계학술대회
• /
• pp.89-91
• /
• 2018

비엔나 정류기의 효율 개선을 위해 일반적으로 SVPWM이 가장 많이 사용되고 있다. 하지만 이보다 더 좋은 효율을 위해 스위칭 손실을 저감한 DPWM 기법에 대한 연구가 활발하게 진행되고 있는 상황이다. 본 논문에서는 DPWM 기법을 활용 시 발생되는 Power device의 손실을 분석하고, 커패시터 손실 및 수명을 추정 하는 연구를 진행했다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2020년도 전력전자학술대회
• /
• pp.298-299
• /
• 2020

Triple Active Bridge 컨버터의 경부하 조건에서의 효율 개선을 위해 브리지의 듀티와 위상을 동시에 변경하는 Dual Pulse Width Modulation(DPWM)기법을 적용하였다. 기존의 위상천이기법은 제어가 단순한 장점이 있으나 경부하 조건에서 효율이 급격히 감소하는 단점이 존재한다. 따라서 본 논문에서는 DPWM 방식을 통해 경부하 조건의 효율 개선을 위한 각 브리지 듀티, 위상각을 분석하였고, 시뮬레이션을 통해 이를 검증하였다.

• Journal of Power Electronics
• /
• 제15권5호
• /
• pp.1207-1216
• /
• 2015

In order to suppress the low frequency oscillation of the neutral-point voltage for three-level inverters, this paper proposes a new discontinuous pulse width modulation (DPWM) control method. The conventional sinusoidal pulse width modulation (SPWM) control has no effect on balancing the neutral-point voltage. Based on the basic control principle of DPWM, the relationship between the reference space voltage vector and the neutral-point current is analyzed. The proposed method suppresses the low frequency oscillation of the neutral-point voltage by keeping the switches of a certain phase no switching in one carrier cycle. So the operating time of the positive and negative small vectors is equal. Comparing with the conventional SPWM control method, the proposed DPWM control method suppresses the low frequency oscillation of the neutral-point voltage, decreases the output waveform harmonics, and increases both the output waveform quality and the system efficiency. An experiment has been realized by a neutral-point clamped (NPC) three-level inverter prototype based on STM32F407-CPLD. The experimental results verify the correctness of the theoretical analysis and the effectiveness of the proposed DPWM method.

• Journal of Power Electronics
• /
• 제3권4호
• /
• pp.205-214
• /
• 2003

This paper proposes a simple control strategy based on the discontinuous PWM (DPWM) to balance the DC-link voltage of three-level neutral-point-clamped (NPC) inverter at low modulation index. It introduces new DPWM methods in multi-level inverter and one of them is used for balancing the DC-link voltage. The current flowing in the neutral point of the DC-link causes the fluctuation of the DC-link voltage of the NPC inverter. The proposed DPWM method changes the path and duration time of the neutral point current, which makes the overall fluctuation of the DC-link voltage zero during a sampling time of the reference voltage vector. Therefore, by using the proposed strategy, the voltage of the DC-link can be balanced fairly well and the voltage ripple of the DC-link is also reduced significantly. Moreover, comparing with conventional methods which have to perform the complicated calculation, the proposed strategy is very simple. The validity of the proposed DPWM method is verified by the experiment.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 전력전자학술대회 논문집
• /
• pp.138-139
• /
• 2014

3레벨 NPC 인버터는 구조상 DC Link가 두 개의 커패시터로 직렬 구성되어 있어 두 커패시터 간의 전압 불균형의 문제가 발생한다. 중성점의 변동으로 인하여 스위치 소자의 소손과 제어기의 오작동 등 시스템의 안정도가 떨어지게 된다. 기존의 중성점 전압을 제어하는 오프셋 전압 인가 방식은 zero point 지점에서 불연속 스위칭 구간이 존재하기 때문에 중성점 제어가 불가능하다. 본 논문에서는 중성점 전압을 제어하기 위하여 DPWM 기법에서 중성점 전압을 제어하는 방식을 제안하였다. DC Link의 두 커패시터 전압 불균형이 발생하면 $60^{\circ}(+30^{\circ})$ DPWM 기법으로 Positive 벡터와 Negative 벡터의 스위칭 인가 시간을 조절하여 두 커패시터의 전압 균형을 이루게 한다. 시뮬레이션을 통하여 본 논문에서 제안한 방식에 대한 타당성을 검증하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2015년도 전력전자학술대회 논문집
• /
• pp.315-316
• /
• 2015

본 논문에서는 3-레벨 Neutral-Point-Clamped (NPC) 인버터의 DC-Link 중성점 전압 리플을 저감하여 인버터 출력 전압의 품질 신뢰성 향상이 가능한 새로운 Discontinuous Pulse Width Modulation (DPWM) 기법을 제안한다. NPC 인버터에서는 두 개의 커패시터로 이루어진 DC-Link 구조로 인해 상, 하단 DC-Link 커패시터 전압 불평형인 상황에서 DC-Link 중 성점 전압 리플이 발생한다. 중성점 전압 리플 발생 시 출력 전압의 품질을 보장할 수 없으며, 민감한 부하에 손상을 입힐 수 있다. 제안한 DPWM 알고리즘은 DC-Link 커패시터 전압을 조정하는 두 개의 오프셋을 사용하여 중성점 전압 리플을 저감한다. 또한, 시뮬레이션을 통해 본 논문에서 제안한 알고리즘의 타당성을 검증한다.

• 전기전자학회논문지
• /
• 제21권2호
• /
• pp.166-169
• /
• 2017

본 논문에서는 Z-소스 인버터의 최대승압 불연속 PWM 방법을 설계하였다. 일반적으로 불연속 PWM 방법은 스위칭 손실을 줄이고, 효율을 향상시키기 위하여 사용되어 왔으며 본 논문에서는 기존에 연구되었던 Z-소스 인버터의 최대승압 PWM 방법과 함께 불연속 PWM 기법을 결합하여 적용함으로써 전체 효율을 향상시킬 수 있었다. 제안된 방법은 실험을 통하여, 기존의 PWM 방법들과의 효율을 비교함으로써 효용성을 입증하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2003년도 춘계전력전자학술대회 논문집(2)
• /
• pp.560-564
• /
• 2003

This paper proposes a simple control strategy based on the discontinuous PWM(DPWM) to balance the DC-link voltage of three-level Neutral-Point-Clamped(WPC) inverters at low modulation index. New DPWM methods in multi-level inverter are also introduced. The proposed DPWM method changes the path and duration to flow the neutral point current out of or into neutral point of the DC-link and it makes the overall fluctuation of the DC-link voltage zero during a sampling time of reference voltage vector. Therefore, the voltage of the DC-link can be balanced fairly well and also the voltage ripple of the DC-link is reduced significantly. Moreover, comparing with conventional methods, the proposed strategy is very simple. The validity of the proposed DPWM method is verified by experiment