• Journal of Smart Tourism
• /
• 제2권2호
• /
• pp.15-19
• /
• 2022

Destination marketing organizations (DMOs) utilize the official website for marketing and promotional purposes, while tourists often navigate through the official website to gather necessary information for their upcoming trips. With the advancement of business analytics, DMOs may need to exploit the clickstream data generated through their official website to develop more suitable and persuasive strategic marketing and promotional activities. As such, the primary objective of the current study is to show whether clickstream data can successfully identify the trip purposes of a particular user. Using a latent class analysis and multinomial logistic regression, this study found the meaningful and statistically significant variations in webpage visits among different trip purpose groups (e.g., weekend getaways, day-trippers, and other purposes). The findings of this study would provide a foundation for more data-centric destination marketing and management practice.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1997년도 제12회 학술발표회 논문개요집
• /
• pp.146-146
• /
• 1997

• 방송공학회논문지
• /
• 제12권2호
• /
• pp.177-184
• /
• 2007

본 논문에서는 멀티미디어 응용을 위한 동영상의 주관적 품질평가방법으로 널리 사용되는 DSCQS(Double Stimulus Continuous Quality Scale method) 및 ACR(Absolute Category Rating)방법을 비교분석하였다. 두 가지 방법을 비교 실험한 결과 MOS (Mean Opinion Score) 값의 경우 DSCQS와 ACR의 평가치가 매우 높은 상관도를 보이는 것을 확인할 수 있었다. 또한 DMOS (Difference Mean Opinion Score)값의 경우에는 DSCQS와 ACR 방법이 MOS 값의 경우보다 약간 낮은 정도의 상관도를 보였다. 이 같은 결과는 ACR 방식이 DSCQS에 필적하는 성능을 제공하며 많은 수의 영상을 평가 할 수 있는 효율적인 주관적 품질평가 방법임을 보여주고 있다.

• 전기전자학회논문지
• /
• 제8권1호
• /
• pp.152-159
• /
• 2004

본 연구에서는 Bi-DMOS 기술을 이용하여 SMPS용 고내압 스윗칭 전력소자 내장형 one-chip PWM IC를 설계하였다. 기준전압회로는 다양한 온도와 공급전압의 변화에도 일정한 전압(5V)을 발생시킬 수 있도록 설계하였고, 오차 증폭기의 경우, 높은 dc gain$({\simeq}65.7db)$, unity frequency$({\simeq}189Khz)$, 적절한 $PM({\simeq}76)$를 가지면서 높은 입력저항을 갖도록 설계하였다. 비교기는 2단 구성으로 설계를 하였고, 삼각파 발생회로 경우, 외부 저항과 캐패시터를 이용해서 발진 주파수(20K), output swing 폭(3.5V)을 갖는 삼각파를 발생시켰다. 스윗칭 파워소자는 SOI 기판을 사용하고, 확장 드레인 영역의 길이와 도핑 농도를 적절히 조정, 350V급 내압을 갖는 n-LDMOSFET을 설계 하였다. 최종적으로, layout은 각 소자에 대한 디자인 룰(2um 설계 룰)을 설정하였고, Bi-DMOS 공정 기술을 바탕으로 PWM IC 회로와 n-LDMOSFET one-chip IC를 설계하였다.

• 정보처리학회논문지B
• /
• 제16B권2호
• /
• pp.141-150
• /
• 2009

본 논문에서는 사람의 노랫소리를 자동으로 채보할 수 있는 시스템을 제안한다. 먼저 입력된 음성으로부터 추출된 피치 정보를 안정화된 역확산 방정식(Stabilized Inverse Diffusion Equation : SIDE)을 이용하여 음절 단위로 분할한다. 이를 바탕으로 유전자 알고리즘에 기반한 클러스터링을 통해 음길이 인식을 수행하였다. 또한 시창자의 음 높이에 강인한 음정 인식을 위하여 상대 음정이라는 개념을 도입하였다. 그리고 휴지기 정보를 이용한 마디 추출 알고리즘을 적용하여 보다 정확한 노래의 채보를 가능하게 하였다. 제안된 시스템을 통하여 동요 16곡을 채보한 결과 마디 인식률은 91.5%였으며, DMOS 방법으로 측정한 악곡 전체 유사도는 3.82로써 시스템 성능의 유효성을 확인할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제46권12호
• /
• pp.105-112
• /
• 2009

본 논문에서는 $0.35{\mu}m$ Bipolar-CMOS-DMOS(BCD)공정으로 설계한 스마트 파워 IC 내의 가드링 코너 영역에서 발생하는 비정상적인 정전기 불량을 관측하고 이를 분석하였다. 칩내에서 래치업(Latch-up)방지를 위한 고전압 소자의 가드링에 연결되어 있는 Vcc단과 Vss 사이에 존재하는 기생 다이오드에서 발생한 과도한 전류 과밀 현상으로 정전기 내성 평가에서 Machine Model(MM)에서는 200V를 만족하지 못하는 불량이 발생하였다. Optical Beam Induced Resistance Charge(OBIRCH)와 Scanning Electronic Microscope(SEM)을 사용하여 불량이 발생한 지점을 확인하였고, 3D T-CAD 시뮬레이션으로 원인을 검증하였다. 시뮬레이션 결과를 통해 Local Oxidation(LOCOS)형태의 Isolation구조에서 과도한 정전기 전류가 흘렀을 때 코너영역의 형태에 따라 문제가 발생하는 것을 검증하였다. 이를 통해 정전기 내성이 개선된 가드링 코너 디자인 방법을 제안하였고 제품에 적용한 결과, MM 정전기 내성 평가에서 200V이상의 결과를 얻었다. 통계적으로 Test chip을 분석한 결과 기존의 결과 대비 20%이상 정전기 내성이 향상된 것을 확인 할 수 있었다. 이 결과를 바탕으로 BCD공정을 사용하는 칩 설계 시, 가드링 구조의 정전기 취약 지점을 Design Rule Check(DRC) 툴을 사용하여 자동으로 찾을 수 있는 설계 방법도 제안하였다. 본 연구에서 제안된 자동 검증방법을 사용하여, 동종 제품에 적용한 결과 24개의 에러를 검출하였으며, 수정 완료 제품은 동일한 정전기 불량은 발생하지 않았고 일반적인 정전기 내성 요구수준인 HBM 2000V / MM 200V를 만족하는 결과를 얻었다.

• 전자공학회논문지A
• /
• 제32A권10호
• /
• pp.25-34
• /
• 1995

A new vertical power MOSFET with over-current protection capability is proposed. The MOSFET consists of main power MOSFET cell, sensing MOSFET cell and lateral npn bipolar transistor. The proposed MOSFET may be fabricated by a conventional DMOS process without any additional fabrication step. Overcurrent state is sensed by the newly designed lateral bipolar transistor. Mixed-mode simulations proved that the overcurrent protection is achieved by the proposed MOSFET successfully with a small protection area less than 0.2 % of the total die area.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.164-165
• /
• 2007

파워 IC 공정은 CMOS 공정과 달리 내압별로 다양한 소자가 제공되며 BJT와 DMOS 구조를 포함할 경우 매스크가 20장이 넘는 매우 복잡한 공정이다. 본 논문에서는 국내의 파운드리 기업인 동부하이텍과 매그나칩사에서 제공하는 파워 IC 공정 및 제공되는 소자의 특성을 비교 분석하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2012년도 춘계학술발표대회
• /
• pp.355-358
• /
• 2012

Although quality metrics for 2D video quality assessment have been proposed, the quality models on stereoscopic video have not been widely studied. In this paper, a new objective video quality metric for s tereoscopic video is proposed. The proposed algorithm consider three factors to evaluate stereoscopic video quality: blocking artifact, blurring artifact, and the difference between left and right view of stereoscopic vide o. The results show that the proposed algorithm has a higher correlation with DMOS than the others.

• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.1-6
• /
• 2009

고전압 소자에서 스냅백 이후의 유지 전압은 구동전압에 비해 매우 작아서 고전압 MOSFET이 ESD(ElecroStatic Discharge) 파워클램프로 바로 사용될 경우 래치업 문제를 일으킬 수 있다. 본 연구에서는 스택 바이폴라 소자를 이용하여 래치업 문제가 일어나지 않는 구조를 제안하였다. 제안된 구조에서는 유지 전압이 구동전압 보다 높으므로 래치업 문제가 발생하지 않으면서, 기존의 다이오드를 사용한 고전압 파워클램프에 비해 면적이 작으며, 내구성 측면에서 800% 성능향상이 있게 되었다. 제안된 구조는 $0.35{\mu}m$ 60V BCD(Bipolar-CMOS-DMOS) 공정을 사용하여 제작되었으며, TLP(Transmission Line Pulse) 장비로 웨이퍼-레벨 측정을 하였다.