• 제목/요약/키워드: DMOS

검색결과 53건 처리시간 0.036초

아날로그/디지탈 회로 구성에 쓰이는 BCDMOS소자의 제작에 관한 연구 (A Study on the Analog/Digital BCDMOS Technology)

  • 박치선
    • 대한전자공학회논문지
    • /
    • 제26권1호
    • /
    • pp.62-68
    • /
    • 1989
  • 본 논문에서는 아날로그/디지탈 회로 구성시 입출력부는 바이폴라 소자로 내부의 논리회로 부분은 CMOS 소자로 높은 내압을 요구하는 부분에는 DMOS 소자를 이용할 수 있는, BCDMOS 공정 기술개발을 하고자 하였다. BCDMOS 제작 공정은 폴리게이트 p-well CMOS 공정을 기본으로 하였고, 소자설계의 기본개념은 공정흐름을 복잡하지 않게 하면서 바이폴라, CMOS, DMOS 소자 각각의 특성을 좋게하는데 두었다. 실험결과로서 바이폴라 npn 트랜지스터의 $h_{FE}$ 특성은 320(Ib-$10{\mu}A$)정도이며, CMOS 소자에서는 n-채자에서는 항복전압이 115V이상의 특성을 얻을 수 있었다.

  • PDF

개선된 배전압 회로를 이용한 전압증배기 회로 설계 (Design of a Voltage Multipler Circuit using a Modified Voltage Doubler)

  • 여협구;정승민;손승일;강민구
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2012년도 춘계학술대회
    • /
    • pp.696-698
    • /
    • 2012
  • 본 논문에서는 기존의 Dickson's charge pump에 개선된 배전압 회로를 조합하여 구성된 새로운 전압증배기 회로를 소개한다. 기존의 charge pump로 얻어진 전압을 승압에 다시 사용하는 구조로 배전압기를 응용하여 전압증배를 가속화 하면서도 DMOS의 구조적 신뢰성을 저하하지 않도록 회로 구조를 제안하였다. 제안된 6단 전압증배기는 3V 전원으로 약 33V의 출력을 내며 6단 이상의 구성으로 고전압 증배도 가능하다. 제안된 회로의 성능을 평가하기 위해 Magna DMOS 공정을 이용하여 시뮬레이션 하였으며 이론적인 증배와 일치함을 보였여 최소한의 소자 사용으로 고전압 전압증배가 가능한 새로운 전압증배기를 제시하였다.

  • PDF

자기정렬 DMOS 트랜지스터의 채널 길이와 채널 Punchthrough에 관한 고찰 (A Study on the Channel Length and the Channel Punchthrough of Self-Aligned DMOS Transistor)

  • 김종오;김진형;최종수;윤한섭
    • 대한전자공학회논문지
    • /
    • 제25권11호
    • /
    • pp.1286-1293
    • /
    • 1988
  • 자기정렬 DMOS 트랜지스터의 채널 길이에 관한 수식을 2차원적인 Caussian 농도분포식으로부터 유도하였다. 본 논문에서는 제시된 채널 길이에 관한 수식은 기판의 농도, 이중확산된 각 영역의 표면 농도와 수직 접합 깊이의 함수로 이루어져 있으며, 계산된 실험치와 잘 일치하고 있다. 또한 고전압용 DMOS 트랜지스터에서 채널 punchthrough를 억제할 수 있는 최소 채널 길이를 채널영역의 평균농도를 이용하여 계산하였으며 소자 simulation을 통하여 최적의 채널 조건(채널농도분포 및 채널 길이)를 예측할 수 있음을 확인하였다.

  • PDF

배전압 회로를 적용한 변형된 Charge Pump 기반 전압 증배기 설계 (Design of Voltage Multiplier based on Charge Pump using Modified Voltage Doubler Circuit)

  • 여협구
    • 한국정보통신학회논문지
    • /
    • 제16권8호
    • /
    • pp.1741-1746
    • /
    • 2012
  • 본 논문에서는 기존의 Dickson's charge pump에 개선된 배전압 회로를 조합하여 구성된 고전압 출력에 용이한 전압 증배기 회로를 소개한다. 기존의 charge pump로 얻어진 전압을 승압에 다시 사용하는 구조로 배전압기를 응용하여 전압 증배를 가속화 하면서도 DMOS의 구조적 신뢰성을 저하하지 않도록 회로 구조를 제안하였다. 제안된전압증배기는 3V 입력 전원의 6단 회로 구성으로 약 33V의 출력을 내며 6단 이상의 구성으로 고전압 증배도 가능하다. 제안된 회로의 성능을 평가하기 위해 Magna DMOS 공정을 이용하여 시뮬레이션 하였으며 이론적인 증배와 일치함을 보였여 최소한의 소자 사용으로 고전압 전압 증배가 가능한 새로운 전압 증배기를 제시하였다.

DC 및 AC 스트레스에서 Lateral DMOS 트랜지스터의 소자열화 (Hot-Carrier-Induced Degradation of Lateral DMOS Transistors under DC and AC Stress)

  • 이인경;윤세레나;유종근;박종태
    • 대한전자공학회논문지SD
    • /
    • 제44권2호
    • /
    • pp.13-18
    • /
    • 2007
  • 본 연구에서는 Lateral DMOS 소자열화 메카니즘이 게이트 산화층의 두께에 따라 다른 것을 측정을 통하여 알 수 있었다. 얇은 산화층 소자는 채널에 생성되는 계면상태와 drift 영역에 포획되는 홀에 의하여 소자가 열화 되고 두꺼운 산화층 소자에서는 채널 영역의 계면상태 생성에 의해서 소자가 열화 되는 것으로 알 수 있었다. 그리고 소자 시뮬레이션을 통하여 다른 열화 메카니즘을 입증할 수 있었다. DC 스트레스에서의 소자 열화와 AC 스트레스에서 소자열화의 비교로부터 AC스트레스에서 소자열화가 적게 되었으며 게이트 펄스의 주파수가 증가할수록 소자열화가 심함을 알 수 있었다. 그 결과로부터 RF LDMOS 에서는 소자열화가 소자설계 및 회로설계에 중요한 변수로 작용할 수 있음을 알 수 있었다.

높은 전류 이득률을 갖는 SOI 수평형 혼성 BMFET (A SOI Lateral Hybrid BMFET with High Current Gain)

  • 김두영;전정훈;김성동;한민구;최연익
    • 대한전기학회논문지:전기물성ㆍ응용부문C
    • /
    • 제49권2호
    • /
    • pp.116-119
    • /
    • 2000
  • A hybrid SOI bipolar-mode field effect transistor (BMFET) is proposed to improve the current gain. The device characteristics are analyzed and verified numerically for BMFET mode, DMOS mode, and hybrid mode by MEDICI simulation. The proposed SOI BMFET exhibits 30 times larger current gain in hybrid-mode operation by connecting DMOS gate to the p+ gate of BMFET structure as compared with the conventional structure without sacrifice of breakdown voltage and leakage current characteristics. This is due to the DMOS-gate-induced hybrid effect that lowers the barrier of p-body and reduces the charge in p-body.

  • PDF

BCD 프로세스를 이용한 파워 스위칭 센서 IC의 제작과 특성 연구 (Electrical Characteristics of Power Switching Sensor IC fabricated in Bipolar-CMOS-DMOS Process)

  • 김선정
    • 전기전자학회논문지
    • /
    • 제20권4호
    • /
    • pp.428-431
    • /
    • 2016
  • 현재 바이폴러만의 프로세스(bipolar only process)로 사용되는 전력반도체는 대부분의 반도체 생산업체에서 제공하는 Bipolar-CMOS-DMOS(BCD) 프로세스를 사용함으로써 하나의 웨이퍼에 여러 IP와 기존 IC들을 융합하여 복합칩으로 구현하고자 한다. 이번 연구에서는 보편적으로 사용되는 IP인 레귤레이터(regulator)와 연산 증폭기를 바이폴러만의 프로세스에서 BCD 프로세스로 구현하였다. 이를 사용한 간단한 응용으로 파워 스위칭 센서 IC를 설계하여 실리콘 칩에서 검증하였다. 검증 결과로 시뮬레이션과 작동 테스트가 잘 일치하고 있음을 확인할 수 있었다.

Subjective Evaluation of Ultra-high Definition (UHD) Videos

  • Rahim, Tariq;Shin, Soo Young
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제14권6호
    • /
    • pp.2464-2479
    • /
    • 2020
  • This paper presents a detailed subjective quality assessment for the ultra-high definition (UHD) videos having frame rates of 30fps and 60 fps. The subjective assessment is based on the ITU-R BT-500 recommendations, where double stimulus continuous quality scale (DSCQS-type II) test is performed for the evaluation of the perceived quality of the user's in terms of differential mean opinion score (DMOS). Encoding of the UHD videos by opting encoders i.e. H.264/AVC, H.265/HEVC, and VP9 at five different quantization parameter (QP) levels is done to investigate the perceived user's quality of experience (QoE) given as DMOS. Moreover, the encoding efficiency as the encoding time for each encoder and qualitative performance by employing full-reference (FR) quality metrics are presented in this work.

HMM 기반의 한국어 합성음에 대한 PESQ 및 MOS 평가의 상관도 분석 (Correlation Analysis of PESQ and MOS Evaluation for HMM-based Synthetic Korean Speech)

  • 임창송;배건성
    • 말소리와 음성과학
    • /
    • 제2권1호
    • /
    • pp.71-75
    • /
    • 2010
  • The PESQ is an objective speech quality evaluation measure that is known to have a high correlation with a subjective speech quality measure such as MOS. To examine whether it could be useful as an objective quality measure of synthetic speech, we carried out both subjective evaluation tests with MOS and DMOS and an objective evaluation test with PESQ for HMM-based Korean synthetic speech signals and analyzed the correlation between them. Experimental results have shown that the PESQ has correlations of 0.87 with MOS and 0.92 with DMOS. It means that the PESQ holds much promise for evaluating the quality of synthetic Korean speech.

  • PDF

이중 Gate를 갖는 Trench Emitter IGBT의 특성 (The Characteristics of a Dual gate Trench Emitter IGBT)

  • 강영수;정상구
    • 대한전기학회논문지:전기물성ㆍ응용부문C
    • /
    • 제49권9호
    • /
    • pp.523-526
    • /
    • 2000
  • A dual gate trench emitter IGBT structure is proposed and studied numerically using the device simulator MEDICI. The on-state forward voltage drop latch-up current density turn-off time and breakdown voltage of the proposed structure are compared with those of the conventional DMOS-IGBT and trench gate IGBT structures. The proposed structure forms an additional channel and increases collector current level resulting in reduction of on -state forward voltage drop. In addition the trench emitter increases latch-up current density by 148% in comparison with that for the conventional DMOS-IGBT and by 83% compared with that for the trench gate IGBT without degradation in breakdown voltage when the half trench gate width(Tgw) and trench emitter depth(Ted) are fixed at $1.5\mum\; and\; 2\mum$, respectively

  • PDF