• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -2
• /
• pp.1296-1299
• /
• 2002

We implemented a CD signal processor operated on a CAV 48-speed CD-ROM drive into a VLSI. The CD signal processor is a mixed mode monolithic IC including servo-processor, data recovery, data-processor, and I-bit DAC. For servo signal processing, we included a DSP core, while, for CAV mode playback, we adopted a PLL with a wide recovery range. Data processor (DP) was designed to meet the yellow book specification.［2］So, the DP block consists of EFM demodulator, C1/C2 ECC block, audio processor and a block transferring data to an ATAPI chip. A modified Euclid's algorithm was used as a key equation solver for the ECC block To achieve the high-speed decoding, the RS decoder is operated by a pipelined method. Audio playability is increased by playing a CD-DA disc at the speed of 12X or 16X. For this, subcode sync and data are processed in the same way as main data processing. The overall performance of IC is verified by measuring a transfer rate from the innermost area of disc to the outermost area. At 48-speed, the operating frequency is 210 ㎒, and this chip is fabricated by 0.35 um STD90 cell library of Samsung Electronics.

• 전자공학회논문지 IE
• /
• 제47권3호
• /
• pp.19-25
• /
• 2010

의약품 정보에 대한 접근이 쉽지 않은 시각장애인을 위해 의약품 정보 안내 단말기를 개발하였다. 본 연구에서는 시각장애인에게 의약품 관련 정보를 전달하기 위하여 RFID 기술을 사용하였다. 안내단말기로 의약품에 부착된 RFID 태그를 인식하면 태그의 고유 ID에 따라 단말기를 통해 음성으로 의약품 정보를 안내하도록 하였다. 의약품 정보는 식품의약품안전청에서 운영하는 이지드럭 사이트를 통해 의약품 정보를 취득하도록 하였다. 정보 안내 단말기는 휴대가 간편하도록 목걸이 형태로 제작 하였으며, 평상시에도 유용하게 사용할 수 있도록 mp3 재생기능을 탑재하였다. 본 연구에서는 단말기의 코어칩으로 ARM 계열의 Cortex M3 칩을 사용하였고, RFID 회로를 구현하기 위하여 저전력의 NXP의 MFRC523 칩셋을 사용하였다. MFRC523 칩은 모바일에 적용되는 저전력 기능이 탑재되어 있다. 음성회로를 구현하기 위해서는 VS1003B MP3 Decoder IC를 사용하였고 의약품 정보서버와의 무선 통신을 위해는 CC2500 칩셋을 사용하였다. RFID 프로토콜은 ISO 14443A 타입과 B타입을 모두 지원하도록 개발하여 다양한 프로토콜로 확장이 가능하도록 개발하였다. 본 시스템을 사용하면 시각장애인에게 의약품 정보를 편리하게 전달할 수 있어 시각장애인의 의약품 오남용을 줄일 수 있다.

• 방송공학회논문지
• /
• 제19권5호
• /
• pp.687-698
• /
• 2014

ATSC는 방송망 기반의 서비스호환 3DTV 방송서비스 표준완료 이후 최근 이종망 환경에서 하이브리드 3DTV 방송서비스에 대한 표준화를 진행 중에 있다. 본 논문에서는 기존의 디지털방송 화질열화 없이 Full HD 3D 화질을 보장하기 위한 방송망 및 IP망 연동형 3D 비디오 방송방식을 제안한다. 특히, 본 논문에서는 ISO/IEC 23009-1 DASH를 활용한 3D 부가영상 전송, 이종망 환경 하에서 안정적인 3D 비디오 동기화 및 하이브리드 3DTV 수신기 개발을 위한 시스템 타겟 디코더 모델을 기술한다. 실험결과, 제안된 기술은 하이브리드 3DTV 방송 표준화에 직접적으로 적용될 수 있으며 안정적인 하이브리드 3DTV 인코더 및 수신기 개발을 위한 참조 모델로 활용될 수 있음을 확인하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권3호
• /
• pp.446-457
• /
• 2017

In order to reduce the size of frame memory or bus bandwidth, frame memory compression (FMC) recompresses reconstructed or reference frames of video codecs. This paper proposes a novel FMC design based on discrete wavelet transform (DWT) - set partitioning in hierarchical trees (SPIHT), which supports fine-scalable throughput and is area-efficient. In the proposed design, multi-cores with small block sizes are used in parallel instead of a single core with a large block size. In addition, an appropriate pipelining schedule is proposed. Compared to the previous design, the proposed design achieves the processing speed which is closer to the target system speed, and therefore it is more efficient in hardware utilization. In addition, a scheme in which two passes of SPIHT are merged into one pass called merged refinement pass (MRP) is proposed. As the number of shifters decreases and the bit-width of remained shifters is reduced, the size of SPIHT hardware significantly decreases. The proposed FMC encoder and decoder designs achieve the throughputs of 4,448 and 4,000 Mpixels/s, respectively, and their gate counts are 76.5K and 107.8K. When the proposed design is applied to high efficiency video codec (HEVC), it achieves 1.96% lower average BDBR and 0.05 dB higher average BDPSNR than the previous FMC design.

• 방송공학회논문지
• /
• 제10권1호
• /
• pp.57-67
• /
• 2005

본 논문은 디지털 방송의 제한된 데이터 전송 대역폭 환경에서 효율적으로 메타데이터를 전송하기 위한 방법으로 TV-Anytime 메타데이터를 TV-Anytime 규격에 따라 이진 부호화하고 복호화하는 시스템의 구현에 관한 것이다. 먼저 TV-Anytime 시스템의 적용 환경을 살펴보고. TV-Anytime 부호화기 및 복호화기의 세부 모듈과 기능을 서술한다. 또한 서술된 기능을 바탕으로 TV-Anytime 메타데이터를 프래그먼트 단위로 분할, 부호화, 복호화 및 프래그먼트의 관리에 대한 설계 및 구현 방법을 제안한다. 구현된 TV-Anytime 부호화기 및 복호화기는 ECG(Electronic Content Guide) 및 세그먼트 정보 서비스 등을 제공하는TV-Anytime 메타데이터 기반의 맞춤형 방송 시스템의 핵심 모듈로 사용될 수 있다.

• 한국음향학회지
• /
• 제20권1호
• /
• pp.56-61
• /
• 2001

본 논문은 비동기 방식의 IMT-2000 단말기용 ASIC (주문형 집적회로)에 포함되는 음성부호화기 알고리즘인 AMR(Adaptive Multi Rate) 보코더의 실시간 구현에 관한 것이다. 구현된 AMR 보코더는 12.2kbps에서 4.75kbps까지 8가지의 다중 비트율을 가지고 있으며, 인코더와 디코더 기능 외에 VAD (Voice Activity Detection) 블록과 SCR (Source Controlled Rate operation) 블록 등의 부가기능 및 시스템과의 접속 처리를 위한 프레임 구성 기능도 구현되어 있다. AMR 보코더를 구현하기 위하여 설계된 DSP (디지털 신호처리기)는 TeakLite 코어를 기반으로 하여 메모리 블록, 직렬접속 블록, CPU와의 접속을 위한 레지스터 파일 블록, 인터럽트 제어회로 등으로 구성된 16비트 고정 소수점형 DSP이다. 실시간 구현 방법에서는 메모리의 효율적인 관리를 통하여 계산량을 최적화하여 최대 동작 계산량을 약 24MIPS로 줄였으며, 구현된 AMR 보코더는 3GPP의 표준 시험 벡터를 모두 통과하여 검증을 완료하고, 실시간 보드 시험에서도 안정적으로 동작하는 것이 확인되었다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2004년도 ICCAS
• /
• pp.981-985
• /
• 2004

In this paper we designed the motor control IP Core and evaluate its quality from the viewpoint of IP reuse. The most attractive merit of this methodology, so called IP-based hardware design, is hardware reuse. Although various vendors designed hardware with the same specification and got the same functional results, all that IPs is not the same quality in the reuse aspect. As tremendous calls for SoC have been increased, associated research about IP quality standard, VSIA(Virtual Socket Interface Alliance) and STARC(Semiconductor Technology Academic Research Center), has been doing best to make the IP quality evaluation system. And they made what conforms to objective IP design standard. We suggest the methodology to evaluate our own designed motor control IP quality with this standard. To attain our goal, we designed motor control IP that could control the motor velocity and position with feedback compensation algorithm. This controller has some IP blocks : digital filter, quadrature decoder, position counter, motion compensator, and PWM generator. Each block's functionality was verified by simulator ModelSim and then its quality was evaluated. To evaluate the core, We use Vnavigator for lint test and ModelSim for coverage check. During lint process, We adapted the OpenMORE's rule based on RMM (Reuse Methodology Manual) and it could tell us our IP's quality in a manner of the scored value form. If it is high, its quality is also high, and vice versa. During coverage check ModelSim-SE is used for verifying how our test circuits cover designs. This objective methods using well-defined commercial coverage metrics could perform a quantitative analysis of simulation completeness. In this manner, We evaluated the designed motor control IP's quality from the viewpoint of reuse. This methodology will save the time and cost in designing SoC that should integrate various IPs. In addition to this, It can be the guide for comparing the equally specified IP's quality. After all, we are continuously looking forward to enhancing our motor control IP in the aspect of not only functional perfection but also IP reuse to prepare for the SoC-Compliant motor control IP design.

• 한국통신학회논문지
• /
• 제33권8C호
• /
• pp.575-582
• /
• 2008

본 논문에서는 ITU-T의 SG15에서 채택된 G.729.1 광대역 음성 코덱을 ARM926EJ-S(R) 프로세서 코어에 적용하기 위해 기본연산자 및 산술기능 함수를 포함한 G.729.1 코덱 프로그램 일부를 어셈블리어로 변환하여 실시간으로 동작하도록 구현한 절차 및 결과를 기술하였다. G.729.1은 $8{\sim}32kbps$의 가변 전송률을 갖는 ITU-T 표준 광대역 음성 코덱이며, 입력신호는 8kHz 또는 16 kHz로 샘플링 되어 샘플 당 16 비트로 양자화된 PCM 신호를 입력받는다. 이 코덱은 앞서 표준화된 G.729 및 0.729A와 상호 호환이 가능하며 음질 향상을 위해 기존의 협대역($300{\sim}3,400Hz$)에 비해 대역폭을 광대역($50{\sim}7,000Hz$)으로 확장한 버전이다. 실시간으로 구현된 G.729.1 광대역 음성 코덱은 32kbps에서 인코더와 디코더 부분이 각각 약 31.2 MCPS 및 22.8 MCPS의 복잡도를 가지며, 실제 임베디드 시스템에서의 실행 시간은 인코더와 디코더 평균 6.75ms와 4.76ms로 총 11.5ms가 걸렸다. 또한 이 코덱은 ITU-T에서 제공하는 모든 테스트 벡터에 대해 비트 단위로 정확하게 시험하여 통과하였으며, 실제 인터넷 전화기에 적용한 실시간 음성통화에서 정상적으로 동작하였다.

• 대한전자공학회논문지SP
• /
• 제47권6호
• /
• pp.48-56
• /
• 2010

최근 멀티미디어 서비스에 대한 사용자들의 고화질, 고해상도 요구에 따라 비디오 코덱의 연산량이 크게 증가되었기 때문에, 모바일 장치 멀티미디어 장치에서 실시간 영상 서비스를 위해서는 많은 속도 개선이 필요하다. 이에 새롭게 등장한 멀티 코어 플랫폼을 이용한 코덱 병렬화에 대한 연구가 많이 이루어지고 있다. 본 논문에서는 비디오 코덱을 슬라이스 기반으로 병렬화 하는 방법을 제안한다. 병렬화를 위한 새로운 병렬 슬라이스(parallel slice)를 정의하고, 부호화 효율을 고려하여 병렬 슬라이스에 적합한 부호화 순서를 제안한다. 또한, 제안하는 슬라이스간의 동기화 시간을 최소화하기 위하여 복호화 가능 여부를 각각의 슬라이스에서 판단하는 동기화 방법을 제안한다. 제안하는 병렬화 슬라이스를 H.264/AVC에 적용하여 CIF 영상에 대해서 3.4%의 비트율 증가에 27.5%의 병렬화 속도 개선을 얻었으며, 720p 영상에 대해서는 2.7%의 비트율 증가에 40.7%의 병렬화 속도 개선을 얻었다.