• ETRI Journal
• /
• 제33권6호
• /
• pp.897-903
• /
• 2011

A hybrid ${\Delta}{\Sigma}$ modulator for audio applications is presented in this paper. The pulse generator for digital-to-analog converter alleviates the requirement of the external clock jitter and calibrates the coefficient variation due to a process shift and temperature changes. The input resistor network in the first integrator offers a gain control function in a dB-linear fashion. Also, careful chopper stabilization implementation using return-to-zero scheme in the first continuous-time integrator minimizes both the influence of flicker noise and inflow noise due to chopping. The chip is implemented in a 0.13 ${\mu}m$ CMOS technology (I/O devices) and occupies an active area of 0.37 $mm^2$. The ${\Delta}{\Sigma}$ modulator achieves a dynamic range (A-weighted) of 97.8 dB and a peak signal-to-noise-plus-distortion ratio of 90.0 dB over an audio bandwidth of 20 kHz with a 4.4 mW power consumption from 3.3 V. Also, the gain of the modulator is controlled from -9.5 dB to 8.5 dB, and the performance of the modulator is maintained up to 5 nsRMS external clock jitter.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2002년도 춘계 기술심포지움 논문집
• /
• pp.138-141
• /
• 2002

There are continuous efforts in the electronics industry to a reduced electronic package size. Reducing the size of electronic packages can be achieved by a variety of means, and for ball grid array(BGA) packages an effective method is to decrease the pitch between the individual balls. Chip scale package(CSP) and BGA are now one of the major package types. However, a reduced package size has the negative effect of reducing board-level reliability. The reliability concern is for the different thermal expansion rates of the two-substrate materials and how that coefficient CTE mismatch creates added stress to the BGA solder joint when thermal cycled. The point of thermal fatigue in a solder joint is an important factor of BGA packages and knowing at how many thermal cycles can be ran before failure in the solder BGA joint is a must for designing a reliable BGA package. Reliability of the package was one of main issues and underfill was required to improve board-level reliability. By filling between die and substrate, the underfill could enhance the reliability of the device. The effect of underfill on various thermomechanical reliability issues in $\mu$BGA packages is studied in this paper.

• 전기학회논문지
• /
• 제59권11호
• /
• pp.2043-2047
• /
• 2010

This study is to solve problems of depletion of RF bandwidth frequency, confusion possibility, security that current wireless communications system have and is to confirm possibility of applying next generation network. To solve problems of current wireless communications system, visible light communications system for power line communications using ATmega16 Microcontroller is was realized and receiver property was analyzed. PLC exclusive chip APLC-485MA, Microcontroller ATmega16, 5pi bulb type LED and high flux LED, visible light receiving sensor LLS08-A1 were used for transmitter and receiver. Performance was analyzed by designed program and an oscilloscope. It was showed average 20% improved receiver rate rather than bulb type LED in the case of high flux LED through voltage change rate on communication distance and LED type of distance between 10 to 50 cm. The blue LED showed the best performance among measured LED types with above 10% of voltage decreasing rate. But As it gradually becomes more distant, the precise date was difficult to obtain due to weak light. To overcome these sort of problems, specific values such as changing conditions and efficiency value relevant to light emitting parts and visible light receiving sensor should be calculated and continuous study and improvements should also be accomplished for the better communications condition.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1993년도 하계학술대회 논문집 A
• /
• pp.504-506
• /
• 1993

JPEG(Joint Photographic Experts Group) 표준안은 디지털 정지 압축을 위하여 국제표준화기구(ISO/SC29/WG10)와 국제전신전화 자문회의(CCITT SG VIII)에 의해서 제안되었다. JPEG 표준안은 전자영상, 컴퓨터 그래픽, 멀티미디어 등과 관련하여 널리 응용되고 있으나, 의료 영상분야에서는 JPEG 압축의 손실 특성 때문에 사용이 매우 제한적이었다. 본 논문에서는 JPEG 표준안을 핵자기 공명 단층 영상 (256 gray levels, $256{\times}256$ size) 압축에 적용하여 그 성능을 조사하였다. 이를 위하여 JPEG 표준안 중 DCT에 기반을 둔 순차식 부호화 압축을 C-Cube Microsystems의 CL550 chip을 사용하여 구현하였고, 점진식 및 무손실 부호화 방식은 특별한 Hardware 없이 Software로 구현하여 실험하였다. 본 실험을 통하여 핵자기 공명 단층 시험 영상에 대해 거의 왜곡없이 약 10-20 정도의 압축률이 얻어짐을 확인할 수 있었다. 특히 JPEG으로 압축하였을 경우 재구성한 영상과 원영상과의 에러 신호가 random noise에 가깝게 나타남으로써 특별한 artifact가 없는 것도 JPEG의 큰 장점으로 부각된다. 한편 JPEG의 점진식 및 게층식 부호화 방식은 압축률과 신호대 잡음비에 있어서는 순차식과 동일하나, 거대한 영상 데이터 베이스 내에서의 빠른 탐색과 비교적 속도가 느린 공중망을 통한 원격 진단에 유용한 특성을 갖는다.

• 대한기계학회논문집B
• /
• 제36권4호
• /
• pp.391-395
• /
• 2012

본 논문에서는 서로 다른 밀도의 유체 내 바이오 물질이 받는 중력과 부력 차를 이용한 연속적 세포 분리기를 제안하였다. 종래의 크기별 세포분리는 서로 다른 크기의 동일한 밀도를 가지는 세포를 분리하는데 한계가 있다. 반면, 본 논문에서 제안하는 세포 분리기는 미소유로 상하부에 밀도가 다른 다층 유체층 내에서 세포가 받는 중력과 부력 차이로 크기는 다르지만 동일한 밀도를 가지는 세포를 효율적으로 분리할 수 있다. 밀도가 다른 유체층(PBS, 밀도=1.0g/ml, Ficoll, 밀도=1.1g/ml) 내에서 전혈로부터 백혈구(직경=$6-10{\mu}m$, 밀도=1.06~1.1g/ml), 적혈구(직경=$4-6{\mu}m$, 밀도=1.09~1.2g/ml)를 밀도에 따라 분리한 효율이 각각 $90.9{\pm}9.1%$와 $86.4{\pm}1.99%$로 측정되었다 따라서, 본 세포 분리기는 크기 편차가 있는 동일 밀도의 세포를 크기에 둔감하고 밀도에만 민감한 분리가 가능하다.

• 대한전자공학회논문지TC
• /
• 제41권3호
• /
• pp.187-187
• /
• 2004

이 논문에서는 임의의 블록 길이 n과 메시지 길이 k를 갖는 Reed-Solomon (RS) 부호를 연속적으로 복호하도록 프로그램 될 수 있는 가변형 RS 복호기의 효율적인 구조를 제안한다. 이 복호기는 단축형 RS 부호의 복호를 위해 영을 삽입할 필요가 없도록 하며, 변수 n과 k, 결과적으로 에러정정 능력 t의 값들을 매 부호어 블록마다 변화시킬 수 있다. 복호기는 수정 유클리드 알고리즘(modified Euclid's algorithm; MEA)을 기반으로 한 3단계 파이프라인 처리를 수행한다. 각 단계는 분리된 클럭에 의해 구동될 수 있으므로 단계 2 그리고/또는 단계 3에 고속 클럭을 사용함으로써 단지 2단계의 파이프라인 처리로 동작시킬 수 있다. 또한 입출력에서 서로다른 클럭을 사용하는 경우에도 사용할 수 있다. 각 단계는 가변 블록 길이를 갖는 RS 부호를 복호하기에 적합한 구조를 갖도록 설계되었다. 변화하는 t 값을 위해 MEA의 새로운 구조가 설계된다. MEA 블록에서 천이 레지스터들의 동작 길이는 하나 감소되었으며, t의 서로 다른 값에 따라서 변화될 수 있다. 간단한 회로로써 동작 속도를 유지하기 위해 MEA 블록은 재귀적 기법과 고속 클럭킹 기법을 사용한다. 이 복호기는 버스트 모드 뿐 아니라 연속 모드로 수신된 부호어를 복호할 수 있으며, 과 가변성으로 인해 다양한 분야에서 사용될 수 있다. GF($2^8$) 상에서 최대 10의 에러정정 능력을 갖는 가변형 RS 복호기를 VHDL로 설계하였으며, FPGA 칩에 성공적으로 합성하였다.

• 대한전자공학회논문지TC
• /
• 제41권3호
• /
• pp.29-38
• /
• 2004

이 논문에서는 임의의 블록 길이 n과 메시지 길이 k를 갖는 Reed-Solomon (RS) 부호를 연속적으로 복호하도록 프로그램 될 수 있는 가변형 RS 복호기의 효율적인 구조를 제안한다. 이 복호기는 단축형 RS 부호의 복호를 위해 영을 삽입할 필요가 없도록 하며, 변수 n과 k, 결과적으로 에러정정 능력 t의 값들을 매 부호어 블록마다 변화시킬 수 있다. 복호기는 수정 유클리드 알고리즘(modified Euclid's algorithm; MEA)을 기반으로 한 3단계 파이프라인 처리를 수행한다. 각 단계는 분리된 클럭에 의해 구동될 수 있으므로 단계 2 그리고/또는 단계 3에 고속 클럭을 사용함으로써 단지 2단계의 파이프라인 처리로 동작시킬 수 있다. 또한 입출력에서 서로다른 클럭을 사용하는 경우에도 사용할 수 있다. 각 단계는 가변 블록 길이를 갖는 RS 부호를 복호하기에 적합한 구조를 갖도록 설계되었다. 변화하는 t 값을 위해 MEA의 새로운 구조가 설계된다. MEA 블록에서 천이 레지스터들의 동작 길이는 하나 감소되었으며, t의 서로 다른 값에 따라서 변화될 수 있다. 간단한 회로로써 동작 속도를 유지하기 위해 MEA 블록은 재귀적 기법과 고속 클럭킹 기법을 사용한다. 이 복호기는 버스트 모드 뿐 아니라 연속 모드로 수신된 부호어를 복호할 수 있으며, 과 가변성으로 인해 다양한 분야에서 사용될 수 있다. GF(2$^{8}$ ) 상에서 최대 10의 에러정정 능력을 갖는 가변형 RS 복호기를 VHDL로 설계하였으며, FPGA 칩에 성공적으로 합성하였다.

• ETRI Journal
• /
• 제38권4호
• /
• pp.665-674
• /
• 2016

We designed and fabricated a semiconductor optical amplifier-integrated dual-mode laser (SOA-DML) as a compact and widely tunable continuous-wave terahertz (CW THz) beat source, and a pin-photodiode (pin-PD) integrated with a log-periodic planar antenna as a CW THz emitter. The SOA-DML chip consists of two distributed feedback lasers, a phase section for a tunable beat source, an amplifier, and a tapered spot-size converter for high output power and fiber-coupling efficiency. The SOA-DML module exhibits an output power of more than 15 dBm and clear four-wave mixing throughout the entire tuning range. Using integrated micro-heaters, we were able to tune the optical beat frequency from 380 GHz to 1,120 GHz. In addition, the effect of benzocyclobutene polymer in the antenna design of a pin-PD was considered. Furthermore, a dual active photodiode (PD) for high output power was designed, resulting in a 1.7-fold increase in efficiency compared with a single active PD at 220 GHz. Finally, herein we successfully show the feasibility of the CW THz system by demonstrating THz frequency-domain spectroscopy of an ${\alpha}$-lactose pellet using the modularized SOA-DML and a PD emitter.

• 한국정보통신학회논문지
• /
• 제16권4호
• /
• pp.778-784
• /
• 2012

대칭형 블록 암호 시스템은 암호화와 복호화 과정에서 동일한 암호키를 사용한다. HIGHT 암호 알고리즘은 2010년 ISO/IEC에서 국제표준으로 승인된 모바일용 64비트 블록 암호기술이다. 본 논문에서는 HIGHT 블록 암호 알고리즘을 Verilog-HDL을 이용하여 설계하였다. ECB, CBC, OFB 및 CTR과 같은 블록 암호용 4개의 암호 운영모드를 지원하고 있다. 고정된 크기의 연속적인 메시지 블록을 암 복호화할 때, 매 34클럭 사이클마다 64비트 메시지 블록을 처리할 수 있다. Xilinx사의 vertex 칩에서 144MHz의 동작 주파수를 가지며, 최대 처리율은 271Mbps이다. 설계된 암호 프로세서는 PDA, 스마트 카드, 인터넷 뱅킹 및 위성 방송 등과 같은 분야의 보안 모듈로 응용이 가능할 것으로 사료된다.

• 한국정보통신학회논문지
• /
• 제17권11호
• /
• pp.2627-2635
• /
• 2013

본 논문에서는 새로운 MPPT 제어기능을 갖는 빛에너지 하베스팅 회로를 제안한다. 기존의 빛 에너지 하베스팅 회로에서는 MPPT(Maximum Power Point Tracking) 기능을 구현하기 위해 전력 변환기(power converter)를 동작시키기 위한 클록의 주파수나 듀티 싸이클(duty cycle)을 지속적으로 변화시키는 방법을 사용하고 있다. 본 논문에서는 전력변환기에 전력 공급을 위한 전력 스위치의 듀티 싸이클을 제어하여 MPPT 기능을 구현하는 새로운 방법을 제안한다. 제안된 회로는 $0.35{\mu}m$ CMOS 공정으로 설계 되었으며 칩 면적은 패드를 포함하여 $770{\mu}m{\times}800{\mu}m$이다.