• 정보과학회지
• /
• 제1권1호
• /
• pp.75-79
• /
• 1983

現代 컴퓨터의 연산장치(Arithmetic unit)의 design을 하는데 있어서 가장 중요하게 요구점점되는 點은 계산의 속도(Computational speed)와 計算의 정확성 (Computational accuracy)이라고 보겠다. 여기서는 정보처리기(Information processor)로서 또는 非數理的인 연산(Non-numeric operation)을 위한 도구로서 보다는 數理的 연산(Arithmetic)을 수행하는 도구로서의 컴퓨터 연산에 限해서만 論하고자 한다. 대개의 경우 기계를 고안하는 사람들은 계사의 속도에 對해서는 특별한 관심을 갖고 그러한 목적에 맞는 기계를 만들어 낼려고 하지만 數値의 정 확성(Numerical accuracy)에 對해서ㅡ 등한시했던 경우가 많았다고 보겠다. 그러 나 이 두 條件 즉 빠른 속도 틀림없는 정확성을 同時에 충족 시키고자 하는 것이 기계 고안자들의 理想 목포가 되는 것은 사시링다. 여기에 수반도는 문제는 제작 비를 고려하지 않을 수 없다는 것이다. 정화하고 빠른 operation을 할 수 있는 기 계는 너무 비싼 제작비가 들기 때문에 사용목적에 적절하게 두 문제를 절충하여 고려하는 것이 일반적이라 하겠다. 初期의 컴퓨터는 한 Word(Computer Word)로 서 36개의 bit를 사용한 것이 많았다고 본다. 그러나 1961년 4月 Tennessee에서 Oak Riage National Laboratory와 The Society for Industril and Applied Mathematics 후원하에 일주일에 걸친 국제회의가 열렸었는데 거기 모인 거의 모 든 學者들이 앞으로의 과학 연구용 컴퓨터(Scientific Computer)의 한 Word의 길 이는 적어도 48bit 이상으로 증가시켜야 된다는데 의견을 모았었다고 한다. 이제 rounding error의 성향(begavior)을 알아보기 위한 간단한 例를 들어 봄으로써 이 글을 쓰는 동기으 일면을 대신하고자 한다.

• 대한수학회지
• /
• 제51권2호
• /
• pp.383-402
• /
• 2014

We expose a pattern for establishing Friedman-Weiermann style independence results according to which there are thresholds of provability of some parameterized variants of well-partial-ordering. For this purpose, we investigate an ordinal notation system for ${\vartheta}{\Omega}^{\omega}$, the small Veblen ordinal, which is the proof-theoretic ordinal of the theory $({\prod}{\frac{1}{2}}-BI)_0$. We also show that it sometimes suffices to prove the independence w.r.t. PA in order to obtain the same kind of independence results w.r.t. a stronger theory such as $({\prod}{\frac{1}{2}}-BI)_0$.

• 전자공학회논문지SC
• /
• 제47권1호
• /
• pp.42-46
• /
• 2010

정보보안을 위한 암호화는 종종 Galois Field 상에서 산술 연산의 형태로 이루어진다. 본 논문은 Galois Field 상에서 산술 정보의 지수 연산 처리를 효과적으로 수행하는 방법을 제안한다. 특히 기존의 비트별 병렬 처리 지수 연산기에서 게이트 카운트가 큰 요소를 제거하고, 시스템 상수를 효과적으로 사용하도록 개량함으로써, m 값이 큰 경우에도 고성능인 VLSI 시스템을 설계한다.

• 한국컴퓨터산업학회논문지
• /
• 제6권5호
• /
• pp.675-686
• /
• 2005

본 논문은 고스트를 포함하는 텔레비전 영상신호의 송수신 과정을 수학적으로 모델링하여 감쇠, 지연시간, 위상 및 타이밍 지터를 고려한 고스트를 근사화를 전혀 하지 않고 컴퓨터를 이용하여 발생시킬 수 있도록 해주는 수학적 모델링 및 컴퓨터 시뮬레이션 방법을 제안한다. 종래에는 다항식 보간, 복소수 처리 등으로 고스트의 위상을 고려했으나 본 논문에서는 힐버트 변환을 도입하여 실수 처리만으로 임의의 위상을 가진 고스트를 정확하게 만들어 줄 수 있게 하고 고속 푸리에 변환을 사용하여 컴퓨터 수행시간을 단축할 수 있게 해준다. 또한 기저 대역에서가 아니라 IF 및 RF 주파수 범위에서 신호의 파형을 관찰할 수 있도록 하였다. 소프트웨어적으로 발생시킨 고스트 패턴은 고스트 제거 알고리듬의 개발에 필요한 데이터를 제공해 줄 뿐만 아니라 텔레비전 신호의 송수신계 전체를 구성하는 각 블록의 역할을 분석하는 데에도 매우 유용하다. 이러한 고스트 발생 과정의 모델링 및 시뮬레이션 작업은 고스트 제거기를 제작하기 전에 선행되어야 할 필요가 있다.

• 대한전자공학회논문지SD
• /
• 제42권1호
• /
• pp.57-67
• /
• 2005

고속 스칼라곱 연산은 타원곡선 암호 응용을 위해서 매우 중요하다. 보안 상황에 따라 유한체의 크기를 변경하려면 타원곡선 암호 보조프로세서가 크기 가변 유한체 연산 장치를 제공하여야 한다. 크기 가변 유한체 연산기의 효율적인 연산 구조를 연구하기 위하여 전형적인 두 종류의 스칼라곱 연산 알고리즘을 FPGA로 구현하였다. Affine 좌표계 알고리즘은 나눗셈 연산기를 필요로 하며, projective 좌표계 알고리즘은 곱셈 연산기만 사용하나 중간 결과 저장을 위한 메모리가 더 많이 소요된다. 크기 가변 나눗셈 연산기는 각 비트마다 궤환 신호선을 추가하여야 하는 문제점이 있다. 본 논문에서는 이로 인한 클록 속도저하를 방지하는 간단한 방법을 제안하였다. Projective 좌표계 구현에서는 곱셈 연산으로 널리 사용되는 디지트 serial 곱셈구조를 사용하였다. 디지트 serial 곱셈기의 크기 가변 구현은 나눗셈의 경우보다 간단하다. 최대 256 비트 크기의 연산이 가능한 크기 가변 유한체 연산기를 이용한 암호 프로세서로 실험한 결과, affine 좌표계 알고리즘으로 스칼라곱 연산을 수행한 시간이 6.0 msec, projective 좌표계 알고리즘의 경우는 1.15 msec로 나타났다. 제안한 타원곡선 암호 프로세서를 구현함으로써, 하드웨어 구현의 경우에도 나눗셈 연산을 사용하지 않는 projective 좌표계 알고리즘이 속도 면에서 우수함을 보였다. 또한, 메모리의 논리회로에 대한 상대적인 면적 효율성이 두 알고리즘의 하드웨어 구현 면적 요구에 큰 영향을 미친다.

• International journal of advanced smart convergence
• /
• 제6권2호
• /
• pp.24-33
• /
• 2017

Since 'teaching coding' or 'programming' classes for computational thinking (CT) education in K-12 are renowned around the world, a pre-service teachers' readiness for integrating CT into their teaching subjects is important due to the fact that CT is considered to be another 'R' from algoRitm for 21st century literacy, in addition to the traditional 3R (Reading, Writhing, and Arithmetic) [2] and CT roles to other disciplines. With this rationale, we designed a guided instruction based CT course for pre-service teachers. We show the effectiveness of the program with respect to the teachers' attitude toward combining CT into their teaching subjects, and mindset changes of learning computing connected with the career development of the teacher themselves. The research focused on the instructional methodology of teaching programing for non-Computer Science Education (CSE) majors who are not familiar with computer science for alleviating the cognitive load of first exposure to programming course under the CT concepts.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -1
• /
• pp.333-336
• /
• 2000

We discuss the direct methods (Gauss-Jordan and Gaussian eliminations) to solve linear systems on distributed memory parallel computers. It will be shown that the so-called row-cyclic storage gives rise to the best performance among the standard three (row-cyclic, column-cyclic and cyclic-cyclic) data storages. We also show that Gauss-Jordan elimination, rather than Gaussian elimination, is highly efficient for the direct solution of linear systems in parallel processing, though Gauss-Jordan elimination requires a larger number of arithmetic operations than Gaussian elimination. Numerical experiment is performed on HITACHI SR12201 with the standard libraries MPI and BLAS.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2007년도 하계종합학술대회 논문집
• /
• pp.263-264
• /
• 2007

In this paper, an efficient SAD(Sum of Absolute Differences) processor structure for motion estimation of 0.264 is proposed. SAD processors are commonly used both in full search methods for motion estimation or in fast search methods for motion estimation. Proposed structure consists of SAD calculator block, combinator block, and minimum value calculator block. Especially, proposed structure is simplified by using Distributed Arithmetic for addition operation. The Verilog-HDL(Hard Description Language) coding and FPGA implementation results for the proposed structure show 39% and 32% gate count reduction comparison with those of the conventional structure, respectively. Due to its efficient processing scheme, the proposed SAD processor structure can be widely used in size dominant H.264 chip.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 춘계학술대회
• /
• pp.437-440
• /
• 2009

소프트웨어 구현을 위한 고속 스트림 암호 ASC16을 제안한다. ASC16은 ASR(Arithmetic Shift Register), NLF(Non-Linear Filter), NLB(Non-Linear Block)로 매우 간결한 구조를 이루고 있으며, 워드 단위로 연산을 수행하고, 비선형변환으로 S-박스를 사용하여 32비트 키 스트림을 만드는 무선 통신용 스트림 암호이다. Zhang, Carroll 그리고 Chan에 의해 개발된 32비트 출력 스트림 암호 SSC2와 수행 결과 비교에서 거의 동등한 결과를 보였고, 주기는 SSC2보다 더 길어 졌으며, 상관공격(Correlation attack)이 어려워 안전성은 더욱 향상 되었다. 제안한 ASC16은 무선통신 등과 같은 제한적인 환경에서 고속 암호 수행에 유용하게 사용될 수 있다.

• 정보교육학회논문지
• /
• 제15권4호
• /
• pp.635-644
• /
• 2011

본 연구는 컴퓨터를 통한 덧셈학습을 낮은 숫자(1 - 5)의 조합인 덧셈 학습과 높은 숫자(6 - 9)의 조합인 덧셈학습으로 나누어 문제 난이도에 따른 뇌 반구성을 분석하였다. 뇌 반구성의 특성을 보기 위하여 암묵적 연합검사(IAT, Implicit Association Test)를 통하여 덧셈학습 형태를 뇌의 반구성을 나타내는 감정과 논리와 연합시켜 덧셈 학습의 난이도에 따른 인지적 차이를 좌우뇌와 연결하여 분석하였다. 연구결과 뇌의 전체영역에서는 두정엽쪽의 저알파파(8-10Hz)와 후두엽의 SMR파(12Hz-15Hz), 남녀별로는 남자는 의미 있는 차이가 없고 여자인 경우 전두엽의 알파파(8-12Hz)에서 의미 있는 차이를 보여주었다. 뇌의 반구성은 측두엽을 중심으로 세타파(4-8Hz)와 베타파(12-30Hz)에서 의미 있는 차이를 보여주었다. 본 연구를 통하여 개인별 뇌기능의 특성에 기반한 컴퓨터 수학학습의 구성과 자료 개발을 위한 생리학적 기반 근거를 마련하였다. 본 연구결과는 수학 정보교육에서의 난이도 구성 및 문제해결과정의 학습자 인지과정에 대한 뇌활성도를 제시한 것으로 다양한 정보교육 과목 및 문제유형의 뇌과학적 규명에 대한 가능성을 보여주었다.