• 한국통신학회논문지
• /
• 제37B권12호
• /
• pp.1102-1112
• /
• 2012

스마트폰의 급격한 보급에 따른 무선 접속망의 과부하 문제가 네트워크에서 중요한 문제로 부각되고 있다. 이 논문에서는 매크로 셀, 펨토 셀, 와이파이 접속망으로 다양하게 구성되어 있는 현재 이종 네트워크에서 접속망 과부하 문제를 해결하기 위한 최적의 셀 선정 기법과 리소스 할당 기법을 제안한다. 주어진 현재 서비스 부하 상태에서 네트워크가 동시에 추가 수용할 수 있는 사용자 수를 최대화할 수 있는 사용자-셀 간의 선정 기법을 제공한다. 이를 위해 이종 무선 접속망에서의 셀 선정 문제를 이진 정수계획 모형으로 최적화 문제를 수립하고, 이를 최적화 해법 도구를 이용하여 접속망 과부하를 억제할 수 있는 최적의 셀 선정 기법을 도출한다. 네트워크 레벨 시뮬레이션을 통해 이 논문에서 제안된 기법이 현재 무선 접속망에서 주로 사용되고 있는 국소적 셀 선정기법에 비해, 과부하가 걸린 무선 접속망에서 주어진 여러 셀들을 최대한 균등하게 효율적으로 활용함으로써 현저하게 네트워크 접속 장애율을 감소시킬 수 있음을 보인다. 또한 논문에서 사용된 이진 정수계획 모형의 최적화 문제를 푸는 데 소요되는 계산 복잡도에 대한 실험을 통해 제안된 알고리즘의 실용 가능성에 대해서 검증한다.

• 대한교통학회지
• /
• 제27권6호
• /
• pp.129-137
• /
• 2009

첨단교통체계의 기술발전과 교통 분석의 수준이 상세해짐에 따라 동적 교통 분석에 대한 필요성이 증가하고 있다. 기존의 정적인 분석이 하루 평균 개념의 통행특성과 네트워크 상태를 묘사한 반면, 동적 분석에서는 시간흐름에 따른 네트워크의 상태를 분석한다. 본 논문에서는 교통시스템 동적 분석의 필요성을 인식하여, 고속도로망을 대상으로 FTMS 자료를 활용한 분석 방법론을 개발하였다. 개별 차량의 실제 통행기록 자료인 TCS 자료를 이용하여 전국 고속도로망을 대상으로 동적 기종점 통행량을 구축하였으며, 시뮬레이션 연산시간 문제 해결을 위해 분석범위를 설정한 Subarea 분석을 활용하였다. 이를 위해 전국 고속도로망을 대상으로 구축된 시간대별 기종점 통행량을 Subarea 기종점 통행량으로 전환하기 위한 방법론을 개발하였다. 구축된 모형의 적용을 위해 시나리오 분석을 실시하였으며, 이를 통해 각각의 시나리오에 대하여 기존의 단편적인 효과분석과 달리 하루 중 시간대별 교통여건에 따른 네트워크 상태분석을 수행하였다. 본 연구는 동적 교통 분석의 초기 시도라는 점과 실제 기종점 자료인 FTMS 자료를 활용한 분석이라는 점에서 의미를 가지며, 현재 교통 분석의 큰 흐름인 동적 교통 분석의 필요성을 부각시키고자 한다. 향후 고속도로뿐만이 아닌 기타 도로를 포함한 모형 구축이 필요하며, Hybrid 모형 및 프로그램 개발을 통해 궁극적인 목표인 실시간동적 분석 모형 개발을 위한 연산시간 문제 해결이 필요할 것이다.

• 한국전자통신학회논문지
• /
• 제18권6호
• /
• pp.1081-1086
• /
• 2023

현대 네트워크의 급속한 성장과 복잡성 증가는 전통적인 네트워크 아키텍처의 한계를 부각시켰다. 이러한 과제에 대응한 SDN(Software-Defined Network)의 등장은 기존의 네트워크 환경을 변화시켰다. SDN은 제어부와 데이터부를 분리하고 중앙 집중식 컨트롤러를 사용하여 네트워크 동작을 조정한다. 하지만 이러한 구조도 최근 수많은 IoT(Internet of Things) 기기의 급속한 확산으로 엄청난 양의 트래픽이 발생하게 되었고 이는 네트워크의 전송 속도를 느리게 할 뿐 아니라 QoS(Quality of Service)를 보장하기 어렵게 만들었다. 이에 본 논문에서는 어느 특정 IP에서 다량의 데이터가 유입되는 경우 즉, 서버 과부화 및 데이터 손실이 발생하게 되어 전체적인 네트워크 지연이 발생할 시 기존의 데이터처리 스케줄링 기법인 RR(Round-Robin) 방식에서 해당 IP와 임의의 서버(처리기)를 Mapping 하는 방식으로 전환하여 데이터를 부하분산하는 기법을 제안하고자 한다.

• 대한전자공학회논문지SP
• /
• 제44권4호통권316호
• /
• pp.101-108
• /
• 2007

고성능 네트워크와 분산처리구조가 병렬처리와 함께 결합되면, 전체적인 디지털 신호처리 시스템의 계산능력, 신뢰도, 다양성을 향상시킨다. 본 논문에서는, 발전된 형태의 수중레이더 (sonar) 알고리즘인 수중정합장처리 (Matched-Field Processing MFP)를 위한 병렬처리 알고리즘을 디자인하고 다중 DSP 프로세서 기반의 병렬처리 시스템 상에서 성능분석과 함께 최적의 병렬처리 솔루션을 제안한다. 각각의 병렬 알고리즘은 특정한 도메인에서 주어진 계산량을 분산시키며 이를 통한 속도향상을 추구한다. 필요한 연산량과 형태에 따라서 병렬 알고리즘은 각기 다른 성능향상을 보여준다. 또한, 알고리즘의 계산량 분산방식 프로세서간의 통신방식, 알고리즘의 복잡도, 프로세서의 속도, 목적하는 시스템의 구성에 따라서 다양한 성능지표를 보여준다. 제안하는 주파수와 출력값 기반의 병렬 알고리즘은 상당한 계산량을 요구하는 수중정합처리 알고리즘을 적절히 다중 프로세서에 균형 있게 분산시켜 프로세서의 개수와 비례하는 성능향상을 보여주고 있다.

• Journal of Power Electronics
• /
• 제14권1호
• /
• pp.48-60
• /
• 2014

Multilevel inverters have been widely used for high-voltage and high-power applications. Their performance is greatly superior to that of conventional two-level inverters due to their reduced total harmonic distortion (THD), lower switch ratings, lower electromagnetic interference, and higher dc link voltages. However, they have some disadvantages such as an increased number of components, a complex pulse width modulation control method, and a voltage-balancing problem. In this paper, a novel nine-level reduced switch cascaded multilevel inverter based on a multilevel DC link (MLDCL) inverter topology with reduced switching components is proposed to improve the multilevel inverter performance by compensating the above mentioned disadvantages. This topology requires fewer components when compared to diode clamped, flying capacitor and cascaded inverters and it requires fewer carrier signals and gate drives. Therefore, the overall cost and circuit complexity are greatly reduced. This paper presents modulation methods by a novel reference and multicarrier based PWM schemes for reduced switch cascaded multilevel inverters (RSCMLI). It also compares the performance of the proposed scheme with that of conventional cascaded multilevel inverters (CCMLI). Simulation results from MATLAB/SIMULINK are presented to verify the performance of the nine-level RSCMLI. Finally, a prototype of the nine-level RSCMLI topology is built and tested to show the performance of the inverter through experimental results.

• Journal of Power Electronics
• /
• 제16권5호
• /
• pp.1763-1772
• /
• 2016

To reduce system complexity and implementation costs, fully-controlled H-bridge (FHB) modules and diode H-bridge PFC (DHB) modules are cascaded to form a hybrid cascaded H-bridge rectifier (HCHR). In this paper, the advantages of such a HCHR over other cascaded rectifiers are analyzed depending on the numbers of FHB modules and DHB modules. Therefore, to assign proper numbers to these two kinds of modules for the HCHR, a configuration determination method is investigated under balanced and imbalanced loads. Three principles are also presented to guide the configuration determination for the HCHR. In addition, the constraints for selecting the step-up ratio and filter inductance are derived based on a phasor diagram analysis. The proposed configuration determination method is validated by simulations under three different conditions in the PSIM environment. Finally, experiments are carried out on a scaled-down prototype where the configuration can be easily adjusted. The feasibility of the proposed theory is then verified by experimental results.

• Journal of Power Electronics
• /
• 제17권5호
• /
• pp.1173-1185
• /
• 2017

In this paper, a new single phase multilevel inverter topology with a single DC source is presented. The proposed topology is developed based on the concepts of the L-Z source inverter and the switched capacitor multilevel inverter. The input voltage to the proposed inverter is boosted by two steps: the first step by an impedance network and the second step by switched capacitor units. Compared to other existing topologies, the presented topology can produce a higher boosted multilevel output voltage while using a smaller number of components. In addition, it provides more flexibility to control boosting factor, size, cost and complexity of the inverter. The proposed inverter possesses all the advantages of the L-Z source inverter and the switched capacitor multilevel inverter like controlling the start-up inrush current and capacitor voltage balancing using a simple switching strategy. The operating principle and general expression for the different parameters of the proposed topology are presented in detail. A phase disposition pulse width modulation strategy has been developed to switch the inverter. The effectiveness of the topology is verified by extensive simulation and experimental studies on a 7-level inverter structure.

• Journal of Communications and Networks
• /
• 제13권4호
• /
• pp.327-338
• /
• 2011

With the incitation to reduce power consumption and the aggressive reuse of spectral resources, there is an inevitable trend towards the deployment of small-cell networks by decomposing a traditional single-tier network into a multi-tier network with very high throughput per network area. However, this cell size reduction increases the complexity of network operation and the severity of cross-tier interference. In this paper, we consider a downlink two-tier network comprising of a multiple-antenna macrocell base station and a single femtocell access point, each serving multiples users with a single antenna. In this scenario, we treat the following beamforming optimization problems: i) Total transmit power minimization problem; ii) mean-square error balancing problem; and iii) interference power minimization problem. In the presence of perfect channel state information (CSI), we formulate the optimization algorithms in a centralized manner and determine the optimal beamformers using standard convex optimization techniques. In addition, we propose semi-decentralized algorithms to overcome the drawback of centralized design by introducing the signal-to-leakage plus noise ratio criteria. Taking into account imperfect CSI for both centralized and semi-decentralized approaches, we also propose robust algorithms tailored by the worst-case design to mitigate the effect of channel uncertainty. Finally, numerical results are presented to validate our proposed algorithms.

• Advances in aircraft and spacecraft science
• /
• 제4권3호
• /
• pp.297-316
• /
• 2017

With rapid growth in the complexity of large scale engineering systems, the application of multidisciplinary analysis and design optimization (MDO) in the engineering design process has garnered much attention. MDO addresses the challenge of integrating several different disciplines into the design process. Primary challenges of MDO include computational expense and poor scalability. The introduction of a distributed, collaborative computational environment results in better utilization of available computational resources, reducing the time to solution, and enhancing scalability. SORCER, a Java-based network-centric computing platform, enables analyses and design studies in a distributed collaborative computing environment. Two different optimization algorithms widely used in multidisciplinary engineering design-VTDIRECT95 and QNSTOP-are implemented on a SORCER grid. VTDIRECT95, a Fortran 95 implementation of D. R. Jones' algorithm DIRECT, is a highly parallelizable derivative-free deterministic global optimization algorithm. QNSTOP is a parallel quasi-Newton algorithm for stochastic optimization problems. The purpose of integrating VTDIRECT95 and QNSTOP into the SORCER framework is to provide load balancing among computational resources, resulting in a dynamically scalable process. Further, the federated computing paradigm implemented by SORCER manages distributed services in real time, thereby significantly speeding up the design process. Part 1 covers SORCER and the algorithms, Part 2 presents results for aircraft panel design with curvilinear stiffeners.

• Advances in aircraft and spacecraft science
• /
• 제4권3호
• /
• pp.317-334
• /
• 2017

With rapid growth in the complexity of large scale engineering systems, the application of multidisciplinary analysis and design optimization (MDO) in the engineering design process has garnered much attention. MDO addresses the challenge of integrating several different disciplines into the design process. Primary challenges of MDO include computational expense and poor scalability. The introduction of a distributed, collaborative computational environment results in better utilization of available computational resources, reducing the time to solution, and enhancing scalability. SORCER, a Java-based network-centric computing platform, enables analyses and design studies in a distributed collaborative computing environment. Two different optimization algorithms widely used in multidisciplinary engineering design-VTDIRECT95 and QNSTOP-are implemented on a SORCER grid. VTDIRECT95, a Fortran 95 implementation of D. R. Jones' algorithm DIRECT, is a highly parallelizable derivative-free deterministic global optimization algorithm. QNSTOP is a parallel quasi-Newton algorithm for stochastic optimization problems. The purpose of integrating VTDIRECT95 and QNSTOP into the SORCER framework is to provide load balancing among computational resources, resulting in a dynamically scalable process. Further, the federated computing paradigm implemented by SORCER manages distributed services in real time, thereby significantly speeding up the design process. Part 1 covers SORCER and the algorithms, Part 2 presents results for aircraft panel design with curvilinear stiffeners.