• 제목/요약/키워드: Circuit design

검색결과 5,387건 처리시간 0.036초

임베디드 프로세서의 L2 캐쉬를 위한 오류 정정 회로에 관한 연구 (A Study on an Error Correction Code Circuit for a Level-2 Cache of an Embedded Processor)

  • 김판기;전호윤;이용석
    • 대한전자공학회논문지SD
    • /
    • 제46권1호
    • /
    • pp.15-23
    • /
    • 2009
  • 정확한 연산이 필요한 마이크로프로세서에서 소프트 에러에 대한 면밀한 연구들이 진행되었다. 마이크로프로세서 구성원 중에서도 메모리 셀은 소프트 에러에 가장 취약하고, 소프트 에러가 발생했을 때 중요한 정보들과 명령어들을 가지고 있기 때문에 전체 프로세스와 동작에 큰 영향을 미치게 된다. 아키텍처 레벨에서 이러한 소프트 에러를 발견하고 정정하기 위한 방법으로 오류 검출 및 정정 코드가 많이 사용되고 있으며, Itanium, IBM PowerPC G5등의 마이크로프로세서는 Hamming 코드와 Hasio 코드를 L2 캐쉬에 사용하고 있다. 하지만 이러한 연구들은 대형 서버에 국한되었으며 전력 소모에 대한 고려는 되지 않았다. 고집적 저전력 임베디드 마이크로프로세서의 출현과 함께 동작과 문턱 전압이 낮아짐에 따라 임베디드 마이크로프로세서에서도 오류 검출 및 정정 회로의 필요하게 되었다. 본 논문에서는 SimpleScalar-ARM을 이용하여 L2캐쉬의 입출력 데이터를 분석하고, 임베디드 마이크로프로세서에 적합한 32 비트 오류 검출 및 정정 회로의 H-matrix를 제안한다. 그래서 H-spice를 사용하여 modified Hamming 코드와 비교한다. 본 실험을 위해 MiBench 벤치마크 프로그램과 TSMC 0.18um 공정이 사용되었다.

Folding-Interpolation 기법을 이용한 1.8V 6-bit 1GS/s 60mW 0.27$mm^2$ CMOS A/D 변환기의 설계 (Design of an 1.8V 6-bit 1GS/s 60mW CMOS A/D Converter Using Folding-Interpolation Technique)

  • 정민호;문준호;황상훈;송민규
    • 대한전자공학회논문지SD
    • /
    • 제44권11호
    • /
    • pp.74-81
    • /
    • 2007
  • 본 논문에서는, 1.8V 6-bit 1GSPS CMOS A/D 변환기를 제안한다. 제안하는 A/D 변환기는 저 전력소모를 위해 폴딩 구조의 A/D 변환기로 구현되었으며, 특히 전압구동 인터폴레이션 기법을 사용하여 전력소모를 최소화 하였다. 또한 전체 A/D 변환기의 전력소모 감소를 위해 새로운 폴더 감소회로를 제안하여 기존의 폴딩 A/D 변환기에 비해 폴더 및 프리앰프 수를 절반으로 줄였고, 새로운 프리앰프 평균화 기법과 폴딩에 적합한 레이아웃 기법을 제안하여 전체 A/D 변환기의 성능을 향상시켰다. 설계된 A/D 변환기는 1GSPS의 변환속도에서 500MHz의 ERBW를 가지며, 이때의 전력소모는 60mW이였다. 측정결과 INL은 $\pm$0.5 LSB, DNL은 $\pm$0.7 LSB 이내의 정적 특성을 보였으며 Fin=100MHz의 샘플링 300MHz에서 SNR=34.1dB의 동적 특성을 나타내었다. 제안하는 A/D 변환기는 0.18um CMOS공정으로 제작되었으며 ADC 코어의 유효 칩 면적은 $0.27mm^2$ 이다.

0.18 um CMOS 공정을 이용한 승압형 DC-DC 컨버터 설계 (Design of a step-up DC-DC Converter using a 0.18 um CMOS Process)

  • 이자경;송한정
    • 한국산학기술학회논문지
    • /
    • 제17권6호
    • /
    • pp.715-720
    • /
    • 2016
  • 본 논문에서는, 휴대기기를 위한 PWM(Pulse Width Modulation), 전압모드 DC-DC 승압형 컨버터를 제안한다. 제안하는 컨버터는 현재 소형화 되어가고 있는 휴대기기 시장에 적합하도록 1 MHz의 스위칭 주파수를 사용하여 칩 면적을 줄였다. 제안하는 DC-DC 컨버터는 전력단과 제어단으로 이루어지며 전력단은 인덕터, 출력 커패시터, MOS 트랜지스터 등으로 구성되며 제어단은 연산증폭기, 밴드갭 회로, 소프트 스타트 블록, 히스테리시스 비교기와 비겹침 드라이버로 구성된다. 설계된 회로는 히스테리시스 비교기와 논오버랩 드라이버를 사용하여 낮은 전압에서 구동되는 휴대기기의 잡음의 영향을 줄이고 출력전압 리플을 감소시켰다. 제안하는 회로는 1-poly 6-metal CMOS 매그나칩/하이닉스 $0.18{\mu}m$ 공정을 사용하여 레이아웃을 진행하였다. 설계된 컨버터는 입력 전압 3.3 V, 출력전압 5 V, 출력전류 100 mA 출력전압 대비 1%의 출력 전압 리플과 1 MHz의 스위칭 주파수의 특성을 갖는다. 본 논문에서 제안하는 승압형 DC-DC 컨버터는 PDA, 휴대폰, 노트북 등 휴대용 전자기기 시장에 맞는 고효율, 소형화 컨버터로서 유용하게 사용 될 것으로 사료된다.

유압 시뮬레이션을 이용한 트랙터 전방차축 현가장치 유압회로 설계 (Design of a Hydraulic Circuit for a Front Axle Suspension of an Agricultural Tractor via Hydraulic Simulation)

  • 조봉진;김학진;이정환;최진하;김영주
    • 한국농업기계학회:학술대회논문집
    • /
    • 한국농업기계학회 2017년도 춘계공동학술대회
    • /
    • pp.6-6
    • /
    • 2017
  • 농용트랙터의 전방차축 현가장치는 노면으로부터 발생하는 진동의 영향을 줄일 수 있기 때문에 트랙터의 대형화, 고속화의 추세에 맞춰서 승차감과 조향감을 향상시키는 데 중요한 역할을 한다. 전방차축의 현가장치는 트랙터의 차체 무게에 의한 부하가 크고, 또한 유압 펌프를 비롯한 유압시스템이 존재하기 때문에 유압식 회로로 구성하는 것이 바람직하다. 하지만, 현가장치의 유압회로를 개발하는데 있어서 실제 시스템을 구성하여 실제 실험을 통한 개발에는 비용과 시간이 많이 필요하다. 본 연구에서는 유압식 전방차축 현가장치에 필요한 유압회로부 개발을 위하여 시뮬레이션 기법과 요인시험 장치를 이용 적정 유압회로를 설계하고자 하였다. 이를 위하여 어큐뮬레이터, 가변 오리피스, 릴리프밸브, 체크밸브 등으로 구성된 유압 현가요인 시험 장치를 설계 제작하였으며, 현가 부품인 실린더 행정, 속도, 전달되는 힘을 측정하고, 유압 해석 프로그램인 SimulationX를 이용 구성된 유압회로 부품에 측정값을 입력하여 실제 조건과 유사한 동특성을 나타내는 전방차축 현가요인 시뮬레이션 모델을 개발하였다. 개발된 시뮬레이션 모델을 이용하여 실제 시험조건과 같은 가진 조건을 부여하여 개발 현가장치의 특성 값 변동에 따른 현가 성능을 구명하였다. 이를 위해 시뮬레이션 상에서 120 마력 트랙터 무게의 50% 수준에 해당하는 2,000 kg의 부하가 존재하는 상태에서 현가장치의 유/무에 따른, 감쇠 계수의 변화에 따른 스프링상 질량의 RMS 가속도를 비교하였다. 입력 가진으로는 1 Hz, 4 Hz, 8 Hz의 진동수에 각각 10 mm, 6.4 mm, 3.2 mm의 진폭을 인가하였다. 시뮬레이션 결과, 1 Hz에서는 현가장치가 있는 경우 최대 55.9% 개선되었고, 4 Hz에서는 최대 3.9 % 개선되었고, 8 Hz에서는 최대 61.4%까지 개선되었다. 이는 4 Hz의 경우에는 2,000 kg의 부하에 해당하는 고유 진동수 대역에 해당하기 때문에 그 감쇠 효과가 없는 것으로 나타났다. 하지만, 다른 주파수 대역에서는 현가장치가 효과적으로 작동하는 것을 나타내었다. 설계한 전방차축 현가 유압회로부를 시뮬레이션을 통하여 분석한 결과, RMS 가속도의 개선이 명확하게 이루어지는 것을 확인하였으며 입력 주파수 변화에 따라 감쇠특성도 나타나는 것을 확인하였다. 추후 연구에는 설계한 유압회로부와 관련 부품을 설계 제작하여 실제 트랙터에 장착 그 성능을 검증할 예정이며, 노면조건에 따라 감쇠성능을 유지하기 위한 반능동형 또는 적응형 현가장치 제어 기술을 적용하여 개선된 현가성능을 확보하기 위한 연구를 수행할 예정이다.

  • PDF

Ka 대역 위성통신 하향 링크를 위한 GaN 전력증폭기 집적회로 (GaN HPA Monolithic Microwave Integrated Circuit for Ka band Satellite Down link Payload)

  • 지홍구
    • 한국산학기술학회논문지
    • /
    • 제16권12호
    • /
    • pp.8643-8648
    • /
    • 2015
  • 본 논문은 Ka대역 위성통신 탑재체의 하향링크대역인 주파수 19.5 GHz ~ 22 GHz대역에서 사용가능한 8W급 전력증폭기를 3단으로 설계 및 제작하여 특성 평가한 과정을 기술하였다. 제작된 전력증폭기 GaN MMIC는 3단으로 구성된 HEMT(High Electron Mobility Transistor)들로 이루어 졌으며 증폭기의 첫 번째단 게이트 폭은 $8{\times}50{\times}2um$, 두 번째단 게이트폭은 $8{\times}50{\times}4um$, 마지막단인 출력단의 게이트 폭은 $8{\times}50{\times}8um$의 구조로 이루어 졌다. 0.15 um GaN 공정으로 제작된 전력 증폭기 MMIC의 사이즈는 $3,400{\times}3,200um^2$ 이고 주파수 19.5 GHz ~ 22 GHz대역에서 입력 전압 20 V 일 때, 소신호 및 대신호 측정 결과 소신호 이득 29.6 dB 이상, 입력정합 최소 -8.2 dB, 출력정합 -9.7 dB, 최소 39.1 dBm의 출력전력, 최소 25.3%의 전력 부가 효율을 나타내었다. 따라서 설계 및 제작된 전력증폭기 MMIC는 Ka대역 위성통신 탑재체의 하향링크에 사용이 가능할 것으로 판단된다.

우수한 차단 대역 특성과 통과 대역 내에 저지 대역을 갖는 UWB 대역 통과 필터 설계 (A Design of the UWB Bandpass Filter with a Good Performance of the Stopband, and Notched Band in Passband)

  • 안재민;김유선;표현성;이혜선;임영석
    • 한국전자파학회논문지
    • /
    • 제21권1호
    • /
    • pp.28-35
    • /
    • 2010
  • 분산 소자로 이루어진 고역 통과 필터의 최적화된 응답을 이용하여 우수한 차단 대역 특성과 통과 대역 내에 저지 대역을 갖는 UWB 대역 통과 필터를 설계 제작하였다. 변형된 고역 통과 필터의 등가 회로를 분산 소자로 구성하고, 최적화를 통해 FBW 100 % 이상의 넓은 통과 대역을 갖도록 하였다. Desegmentation technique로 급전선로간의 커플링 효과를 분석하고, 이를 이용하여 통과 대역 상, 하측의 우수한 차단 특성을 구현하였다. 또한, 최근 문제가 되고 있는 Wireless LAN과 Hyper LAN 대역(5.15~5.825 GHz)에서의 간섭 문제 해결을 위해, spurline을 추가하여 대역 저지를 실현하였다. 제작된 필터는 3.1~10.55 GHz의 통과 대역과 0.94 ns 이하의 평탄한 군 지연 응답을 보였고, 통과 대역 양단의 우수한 차단 대역과 5.2~6.12 GHz의 저지 대역이 측정되었다.

하나의 원형 편파 안테나와 PLL을 이용하여 소형이면서도 개선된 잡음 성능을 갖는 2.4 GHz 바이오 레이더 시스템 (A 2.4 GHz Bio-Radar System with Small Size and Improved Noise Performance Using Single Circular-Polarized Antenna and PLL)

  • 장병준;박재형;육종관;문준호;이경중
    • 한국전자파학회논문지
    • /
    • 제20권12호
    • /
    • pp.1325-1332
    • /
    • 2009
  • 본 논문에서는 인체의 호흡 및 심박수 측정을 위해 2.4 GHz에서 동작하는 바이오 레이더 시스템의 소형화 및 성능 개선 방안으로서 하나의 원형 편파 안테나와 PLL 회로를 갖는 시스템을 설계하고 그 측정 결과를 제시 하였다. 제작된 바이오 레이더는 $90^{\circ}$ 하이브리드를 이용하여 원형 편파 특성과 송수신 격리 특성을 갖는 마이크 로스트립 안테나, 저잡음 증폭기, 전력 증폭기, 위상 고정 루프를 갖는 전압 제어 발진기, 직교 복조기 및 아날로그 회로로 구성된다. 특히, 단일 원형 편파 안테나를 소형화하기 위하여 annular-ring 형태의 마이크로스트립 안 테나를 송수신 회로와 적층함으로써, $40\times40mm^2$의 크기로 소형화할 수 있었다. 또한, 누설 송신 신호에 인한 수신부의 위상 잡음의 영향을 최소화하기 위하여 PLL 회로를 채용함으로써, 개선된 신호대 잡음비 성능을 갖도록 하였다. 설계된 바이오 레이더 시스템은 특별한 신호 처리 없이 50 cm 떨어진 사람의 호흡 및 심박수를 측정할 수 있음을 확인하였다.

Splunk 플랫폼을 활용한 유해 정보 탐지를 위한 빅데이터 분석 시스템 설계 (Design of Splunk Platform based Big Data Analysis System for Objectionable Information Detection)

  • 이협건;김영운;김기영;최종석
    • 한국정보전자통신기술학회논문지
    • /
    • 제11권1호
    • /
    • pp.76-81
    • /
    • 2018
  • 미래 경제 성장 동력으로 부상하고 있는 사물인터넷은 이미 생활과 밀접한 분야에서는 도입이 활발하게 이루어지고 있으나, 잠재된 보안위협은 여전히 잔존하고 있다. 특히 인터넷 상의 유해 정보는 스마트홈 및 스마트시티의 활성화로 인해 폭발적으로 설치된 CCTV에 할당된 IP 정보 및 심지어 접속 포트 번호들이 포털 검색 결과 및 페이스북, 트위터와 같은 소셜 미디어 등에 공개되어 간단한 툴로도 보다 쉽게 해킹이 가능하다. 사용자들이 많이 사용하는 포털 검색 데이터 및 소셜 미디어 데이터의 보안취약점 및 불법 사이트 정보들을 데이터 분석하여, 보안취약성 같은 위험 요소가 내포된 데이터 및 사회적 문제를 야기하는 불법 사이트에 대한 대응을 신속하게 수행할 수 있게 지원하는 빅데이터 분석 시스템이 필요하다. 본 논문에서는 빅데이터 분석 시스템 설계를 위해 하둡 기반 빅데이터 분석 시스템과 스파크 기반 빅데이터 분석 시스템 연구를 통해 요구사항을 도출하여 요구사항에 맞게 Splunk 플랫폼을 활용한 유해 정보 탐지를 위한 빅데이터 분석 시스템을 설계하였다.

Analysis of Subwavelength Metal Hole Array Structure for the Enhancement of Quantum Dot Infrared Photodetectors

  • 하재두;황정우;강상우;노삼규;이상준;김종수
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
    • /
    • pp.334-334
    • /
    • 2013
  • In the past decade, the infrared detectors based on intersubband transition in quantum dots (QDs) have attracted much attention due to lower dark currents and increased lifetimes, which are in turn due a three-dimensional confinement and a reduction of scattering, respectively. In parallel, focal plane array development for infrared imaging has proceeded from the first to third generations (linear arrays, 2D arrays for staring systems, and large format with enhanced capabilities, respectively). For a step further towards the next generation of FPAs, it is envisioned that a two-dimensional metal hole array (2D-MHA) structures will improve the FPA structure by enhancing the coupling to photodetectors via local field engineering, and will enable wavelength filtering. In regard to the improved performance at certain wavelengths, it is worth pointing out the structural difference between previous 2D-MHA integrated front-illuminated single pixel devices and back-illuminated devices. Apart from the pixel linear dimension, it is a distinct difference that there is a metal cladding (composed of a number of metals for ohmic contact and the read-out integrated circuit hybridization) in the FPA between the heavily doped gallium arsenide used as the contact layer and the ROIC; on the contrary, the front-illuminated single pixel device consists of two heavily doped contact layers separated by the QD-absorber on a semi-infinite GaAs substrate. This paper is focused on analyzing the impact of a two dimensional metal hole array structure integrated to the back-illuminated quantum dots-in-a-well (DWELL) infrared photodetectors. The metal hole array consisting of subwavelength-circular holes penetrating gold layer (2DAu-CHA) provides the enhanced responsivity of DWELL infrared photodetector at certain wavelengths. The performance of 2D-Au-CHA is investigated by calculating the absorption of active layer in the DWELL structure using a finite integration technique. Simulation results show the enhanced electric fields (thereby increasing the absorption in the active layer) resulting from a surface plasmon, a guided mode, and Fabry-Perot resonances. Simulation method accomplished in this paper provides a generalized approach to optimize the design of any type of couplers integrated to infrared photodetectors.

  • PDF

디지털 임피던스 영상 시스템의 설계 및 구현 (Design and Implementation of Digital Electrical Impedance Tomography System)

  • 오동인;백상민;이재상;우응제
    • 대한의용생체공학회:의공학회지
    • /
    • 제25권4호
    • /
    • pp.269-275
    • /
    • 2004
  • 인체내부의 각 조직은 서로 다른 저항률(resistivity)분포를 가지며, 조직의 생리학적, 기능적 변화에 따라 임피던스가 변화한다. 본 논문에서는 주로 기능적 영상을 위한 임피던스 단층촬영 (EIT, electrical impedance tomography) 시스템의 설계와 구현 결과를 기술한다. EIT 시스템은 인체의 표면에 부착한 전극을 통해 전류를 주입하고 이로 인해 유기되는 전압을 측정하여, 내부 임피던스의 단층영상을 복원하는 기술이다. EIT 시스템의 개발에 있어서는 영상복원의 난해함과 아울러 측정시스템의 낮은 정확도가 기술적인 문제가 되고 있다. 본 논문은 기존 EIT 시스템의 문제점을 파악하고 디지털 기술을 이용하여 보다 정확도가 높고 안정된 시스템을 설계 및 제작하였다. 크기와 주파수 및 파형의 변화 가능한 50KHz의 정현파 전류를 인체에 주입하기 위해 필요한 정밀 정전류원을 설계하여 제작한 결과, 출력 파형의 고조파 왜곡(THD, total harmonic distortion)이 0.0029%이고 진폭 안정도가 0.022%인 전류를 출력 할 수 있었다. 또한, 여러개의 정전류원을 사용함으로써 채 널간 오차를 유발하던 기존의 시스템을 변경하여, 하나의 전류원에서 만들어진 전류를 각 채널로 스위칭하여 공급함으로써 이로 인한 오차를 줄였다. 주입전류에 의해 유기된 전압의 정밀한 측정을 위해 높은 정밀도를 갖는 전압측정기가 필요하므로 차동증폭기, 고속 ADC및 FPGA(field programmable gate array)를 사용한 디지털 위상감응복조기 (phase-sensitive demodulator )를 제작하였다. 이때 병렬 처리를 가능하게 하여 모든 전극 채널에서 동시에 측정을 수행 할 수 있도록 하였으며, 제작된 전압측정기의 SNR(signal-to-noise ratio)은 90dB 이다. 이러한 EIT 시스템을 사용하여 배경의 전해질 용액에 비해 두 배의 저항률을 가지는 물체(바나나)에 대한 기초적인 영상복원 실험을 수행하였다. 본 시스템은 16채널로 제작되었으나 전체를 모듈형으로 설계하여 쉽게 채널의 수를 늘릴 수 있는 장점을 가지고 있어서 향후 64채널 이상의 디지털 EIT시스템을 제작할 계획이며, 인체 내부의 임피던스 분포를 3차원적 으로 영상화하는 연구를 수행 할 예정이다.