• Title/Summary/Keyword: Circuit Complexity

검색결과 241건 처리시간 0.028초

CMOS RF 집적회로 검증을 위한 직렬 주변 인터페이스 회로의 풀커스텀 설계 (Full-Custom Design of a Serial Peripheral Interface Circuit for CMOS RFIC Testing)

  • 엄준훤;이언봉;신재욱;신현철
    • 대한전자공학회논문지SD
    • /
    • 제46권9호
    • /
    • pp.68-73
    • /
    • 2009
  • 본 논문은 CMOS RF 집적 회로 측정 시 측정 회로의 디지털 실시간 제어를 위한 직렬 주변 인터페이스 회로의 풀커스팀(Full Custom) 방식 CMOS 집적 회로 구현과 이의 구동 소프트웨어의 개발에 관하여 기술하였다. 개발된 SPI는 제어하고자 하는 회로의 복잡도에 따라 필요한 어드레스 (Address)의 크기를 쉽게 확장 또는 축소 할 수 있는 구조로 설계 되었고 이의 구동 소프트웨어도 이에 따라 쉽게 재구성할 수 있도록 설계되었다. 따라서, 본 SPI는 다양한 종류의 CMOS RF 집적회로 설계 시 요구되는 복잡도에 따라 최적의 구조로 효과적으로 변경할 수 있도록 구성되었으며 검증대상 RF회로를 효율적으로 검증할 수 있는 장점이 있다. 설계된 재구성형 SPI는 $0.13{\mu}m$ CMOS 공정으로 제작되었으며 동일 칩에 제작된 2.7GHz CMOS RF 분수형 주파수 합성기를 통하여 성공적 검증되었다.

A Contactless Power Supply for a DC Power Service

  • Kim, Eun-Soo;Kim, Yoon-Ho
    • Journal of international Conference on Electrical Machines and Systems
    • /
    • 제1권4호
    • /
    • pp.483-491
    • /
    • 2012
  • It is expected that, in the future, DC power service will be widely used for photovoltaic home power generation systems, since DC consuming devices are ever increasing. Instead of using multiple converters to convert DC to AC and then AC to DC, the power service could solely be based on DC. This would eliminate the need for converters, reducing the cost, complexity, and possibly increasing the efficiency. However, configuration of direct DC power service with mechanical contacts can cause spark voltage or an electric shock when the switch is turned on and off. To solve these problems, in this paper, a contactless power supply for a DC power service that can transfer electric power produced by photovoltaics to the home electric system using magnetic coupling instead of mechanical contacts has been proposed. The proposed system consists of a ZVS boost converter, a half-bridge LLC resonant converter, and a contactless transformer. This proposed contactless system eliminates the use of DC switches. To reduce the stress and loss of the boost converter switching devices, a lossless snubber with coupled inductor is applied. In this paper, a switching frequency control technique using the contactless voltage sensing circuit is also proposed and implemented for the output voltage control instead of using additional power regulators. Finally, a prototype consisted of 150W boost converter has been designed and built to demonstrate the feasibility of the proposed contactless photovoltaic DC power service. Experimental results show that 74~83% overall system efficiency is obtained for the 10W~80W load.

인공신경망의 연결압축에 대한 연구 (A Study on Compression of Connections in Deep Artificial Neural Networks)

  • 안희준
    • 한국산업정보학회논문지
    • /
    • 제22권5호
    • /
    • pp.17-24
    • /
    • 2017
  • 최근 딥러닝, 즉 거대 또는 깊은 인공신경망을 사용한 기술이 놀라운 성능을 보이고 있고, 점차로 그 네트워크의 규모가 커지고 있다. 하지만, 신경망 크기의 증가는 계산양의 증가로 이어져서 회로의 복잡성, 가격, 발열, 실시간성 제약 등의 문제를 야기한다. 또한, 신경망 연결에는 많은 중복성이 존재한다, 본 연구에서는 이 중복성을 효과적으로 제거하여 이용하여 원 신경망의 성능과 원하는 범위안의 차이를 보이면서, 네트워크 연결의 수를 줄이는 방법을 제안하고 실험하였다. 특히, 재학습에 의하여 성능을 향상시키고, 각 계층별 차이를 고려하기 위하여 계층별 오류율을 할당하여 원하는 성능을 보장할 수 있는 간단한 방법을 제안하였다. 대표적인 영상인식 신경망구조인 FCN (전연결) 구조와 CNN (컨벌루션 신경망) 구조에서 대하여 실험한 결과 약 1/10 정도의 연결만으로도 원 신경망과 유사한 성능을 보일 수 있음을 확인하였다.

지상파 DMB용 Outer 인코더/리코더의 설계 및 구현 (The Design and Implementation of Outer Encoder/Decoder for Terrestrial DMB)

  • 원지연;이재흥;김건
    • 정보처리학회논문지A
    • /
    • 제11A권1호
    • /
    • pp.81-88
    • /
    • 2004
  • 본 논문에서는 차세대 디지털 방송규격인 지상파 DM용 Outer 인코더/디코더를 설계하고 ALTERA의 FPGA를 이용하여 구현하고 검증하였다. 인코더 부분에서는 입력되는 MPEG-2 TS 패킷(188바이트)으로부터 비트 시리얼 알고리즘을 이용한 RS(Reed-Solomon) 인코더를 이용해 패리티 바이트(16바이트)를 생성하고 군집에러를 효과적으로 수정하기 위해 콘볼루션 인터리버를 구현해 데이터를 분산 출력 시켰다. 디코더 부분에서는 인코더에서 송신된 데이터에서 DMB에 적합한 동기 바이트 검출하는 알고리즘을 제시하였으며, RS디코더는 수정된 유클리드 알고리즘을 적용하여 회로구성을 간략화 하였다. 본 시스템은 하나의 패킷에서 최대 8바이트의 에러를 수정할 수 있고, C언어를 이용하여 알고리즘을 검증하고 VHDL로 작성하였으며, FPGA 칩 상에서 회로를 검증하였다.

Source Current Control Strategy of Active Power Filters for Unbalanced Load Compensation in Three-Phase Four-Wire Distribution Networks

  • Wang, Lei;Han, Xiaoqing;Meng, Runquan;Ren, Chunguang;Wang, Qi;Zhang, Baifu
    • Journal of Power Electronics
    • /
    • 제18권5호
    • /
    • pp.1545-1554
    • /
    • 2018
  • This paper proposes a modified control strategy to improve the performance of three-phase four-leg shunt active power filters (APFs) for the compensation of three phase unbalanced loads. Unbalanced current cannot be obtained accurately by a harmonic detector due to the lower frequency. The proposed control strategy eliminates conventional harmonic detectors by directly regulating the source current. Therefore, the computational complexity is greatly reduced and the performance of the APF is improved. A mathematic model has been developed based on the source currents. The corresponding controllers have been designed based on the sinusoidal internal model principle. The proposed control strategy can guarantee excellent compensation performance and stable operation after an extreme disturbance such as a short circuit fault. In addition, the proposed technique can selectively compensate specific harmonics. A 50kVA prototype APF is implemented in the laboratory to validate the feasibility and performance of the proposed control strategy.

공간 효율적인 비트-시리얼 제곱/곱셈기 및 AB$^2$-곱셈기 (Area Efficient Bit-serial Squarer/Multiplier and AB$^2$-Multiplier)

  • 이원호;유기영
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제31권1_2호
    • /
    • pp.1-9
    • /
    • 2004
  • 현대 통신 분야에서 많이 응용되고 있는 유한 필드상의 중요한 연산은 지수승과 나눗셈, 역원 둥이 있다. 유한 필드에서 지수 연산은 이진 방법을 이용하여 곱셈과 제곱을 반복함으로서 구현될 수 있고, 나눗셈이나 역원 연산은 A$B^2$ 연산을 반복함으로서 구현될 수 있다. 그래서 이러한 연산들을 위한 빠른 알고리즘과 효율적인 하드웨언 구조 개발이 중요하다. 본 논문에서는 차수가 m인 기약 AOP에 의해 생성되는 $GF(2^m)$상의 제곱과 곱셈을 동시에 할 수 있는 새로운 구조의 비트-시리얼 제곱/곱셈기와 $AB^2$ -곱셈기를 구현하였다. 제안된 연산기들은 지수기와 나눗셈 및 역원기의 핵심 회로로 사용될 수 있으며 기존의 연산기들과 비교하여 보다 작은 하드웨어 복잡도를 가진다. 그리고 제안된 구조는 정규성과 모듈성을 가지기 때문에 VLSI 칩과 같은 하드웨어로 쉽게 구현함으로써 IC 카드에 이용될 수 있다.

역지향성 능동배열 안테나용 2-Port 주파수 혼합기의 설계 (Design of a 2-Port Frequency Mixer for Active Retrodirective Array Applications)

  • 전중창;김태수;김현덕
    • 한국정보통신학회논문지
    • /
    • 제9권2호
    • /
    • pp.397-401
    • /
    • 2005
  • 본 논문에서는 역지향성 능동배열 안테나용 2-포트 주파수 혼합기를 설계 제작하였다. 역지향성 안테나는 임의의 방향에서 입사하는 전파를 그 방향으로 되돌려 복사시키는 안테나 배열 시스템으로서, 반사파가 입사 반대방향으로 파면(wave front)을 갖도록 하기 위해서는 입사신호의 위상을 180도 천이 시키는 공액 위상변위기가 필요하다. 역지향성 배열에서 공액 위상변위기는 주파수 혼합기로 구현할 수 있다. 2-포트 주파수 혼합기는, 일반적인 3-포트 구조와 달리, RF/IF 신호를 동일 포트에서 사용함으로써 입력단의 신호 결합회로를 사용하지 않아도 되며, 임피던스 정합이 용이하다는 장점을 갖는다. 회로 제작을 위한 비선형소자로 p-HEMT가 사용되었으며, -10 dBm의 LO 전력을 인가하였을 때, 변환손실 -1 dB와 RF 전력 -15 dBm의 1-dB 억압점(compression point)이 측정되었다.

위성 변조 비콘 신호의 2위상 특성을 이용한 주파수 오프셋 보상방법에 대한 연구 (A Study on Frequency Offset Compensation using 2-Phase Characteristic of Beacon Signal modulated by Satellite)

  • 최철희
    • 한국인터넷방송통신학회논문지
    • /
    • 제18권1호
    • /
    • pp.97-103
    • /
    • 2018
  • 위성 변조 비콘 신호는 위성에서 생성한 TOD (Time of Day) 데이터를 gold sequence를 이용하여 확산 시킨 후 linear phase modulation을 통해 전송된다. 변조 비콘 신호를 수신 시 위성과 지상 수신기 간 특성 차이 때문에 주파수 오프셋(FO)이 발생한다. 기존 위성 변조 비콘 수신기는 변조 비콘 신호를 FFT(Fast Fourier Transform)를 이용하여 주파수를 동기화시키는 방법이며, 이는 시스템 구현 관점에서 딜레이 및 복잡도를 증가 시킬 뿐만 아니라 points 간 생기는 FO과 phase offset에 의한 위상차를 보정하는 별도의 회로가 필요하다. 본 논문에서는 이를 극복하기 위해 변조 비콘 신호의 2위상 성형된 특성을 이용하여 coarse FO와 phase offset을 한 번에 보정 및 복조하기 위한 방안과 그에 따른 하드웨어 구성도를 제안 및 분석하였다. 또한, 시뮬레이션을 통해 본 논문에서 제안하는 방식에 적합한 변조 지수(modulation index)를 분석하였으며 그에 따른 적정 누적 개수 또한 분석하였다.

능동 역지향성 배열 안테나용 공액 위상변위기 (Phase Conjugator for Retrodirective Array Antenna Applications)

  • 전중창;정덕수;이병로;탁한호
    • 한국전자파학회논문지
    • /
    • 제16권2호
    • /
    • pp.134-138
    • /
    • 2005
  • 본 논문에서는 능동 역지향성 배열 안테나용의 마이크로파 공액 위상변위기에 관한 새로운 구조를 제안하였다. 본 논문에서 제안된 공액 위상변위기는 Single-Balanced 혼합기를 응용한 것으로, 일반적인 혼합기와 달리, LO 및 RF 신호의 결합과 임피던스 매칭의 복잡성을 줄이기 위해서 2-포트 구조를 채택하였으며, 병렬 연결된 두 개의 Single-Ended 혼합기에 180도 위상반전 회로를 삽입하여, 공액 위상변위기 설계에서 가장 큰 문제가 되는 IF 출력단의 RF 누설성분을 억제하였다. 동작 주파수는 LO 4 GHz, RF 2.01 GHz, IF 1.99 GHz이다. 제작된 공액 위상변위기는 9 dBm의 LO전력에서 변환손실은 -7 dB, 1-dB 억압점 15 dBm의 특성을 보인다. 공액 위상 변위기의 가장 중요한 파라미터인 RF/IF 격리도는 25 dB에 달한다.

802.11a/b/g WLAN용 이중대역 혼합기 설계에 관한 연구 (A Study on the Design of Dual-Band Mixer for WLAN 802.11a/b/g Applications)

  • 박욱기;고민호;강석엽;박효달
    • 한국전자파학회논문지
    • /
    • 제16권11호
    • /
    • pp.1106-1113
    • /
    • 2005
  • 본 논문에서는 단일 국부 발진기를 이용하여 IEEE 802.11a/b/g 표준의 두 대역 신호를 처리할 수 있는 이중 대역 혼합기를 설계 구현하여 기존 방식의 단점을 개선하였다. 기존 회로 구조는 두 대역을 처리하기 위해 각각 두 개의 국부 발진기와 혼합기를 사용함으로 인하여 구조의 복잡함과 큰 전력 손실이라는 단점을 가지고 있었다. 구현된 회로는 입력 RF 2.452/5.260 GHz에서 동일한 IF인 356 MHz로 하향 변환하였을 때 변환 손실은 각각 11.6 dB, 16.8 dB, IIP3(Input 3rd Intercept Point)는 각각 8.77 dBm, 12.5 dBm으로 측정되었으며, RF-LO 격리도는 각각 36 dB, 41 dB, LO-IF 격리도는 각각 50 dB 이상의 특성을 나타내었다.