• 제목/요약/키워드: Chip resistor

검색결과 97건 처리시간 0.022초

Bump 회로를 이용한 Programmable CMOS Negative Resistor (A Programmable CMOS Negative Resistor using Bump Circuit)

  • 송한정
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2002년도 합동 추계학술대회 논문집 정보 및 제어부문
    • /
    • pp.253-256
    • /
    • 2002
  • A programmable CMOS negative resistor has been designed and fabricated in a 0.5um double poly double metal technology. The proposed CMOS negative resistor consists of a positive feedback OTA and a bump circuit with Gaussian-like I-V curve. Measurements of the fabricated chip confirm that the proposed CMOS resistor shows various negative resistance according to control voltage.

  • PDF

고장예지를 위한 온도사이클시험에서 칩저항 실장솔더의 고장메커니즘 연구 (Study on the Failure Mechanism of a Chip Resistor Solder Joint During Thermal Cycling for Prognostics and Health Monitoring)

  • 한창운;박노창;홍원식
    • 대한기계학회논문집A
    • /
    • 제35권7호
    • /
    • pp.799-804
    • /
    • 2011
  • 본 논문에서는 칩저항을 실장하는 솔더에 대한 온도사이클 시험을 수행하고, 그 결과로부터 고장 예지 실현을 위한 열하중에서의 솔더실장의 고장메커니즘을 연구하였다. 시험 중 솔더의 고장을 모니터링하기 위하여 실장된 칩저항 양단간의 저항 변화를 데이터 측정기로 실시간 관찰하였다. 관찰 데이터로부터 솔더의 크랙 진전 중과 크랙 진전 완료 시점의 고장 메커니즘을 제시하였다. 제시된 고장 메커니즘을 유한요소법으로 검증하여 솔더의 크랙이 진전 중에는 저온조건에서 크랙이 열리고 저항이 증가하며, 크랙의 진전이 완료된 후에는 고온조건에서 크랙이 열리고 저항이 증가하는 조건으로 바뀜을 보였다. 이런 결과에 기반하여 온도 사이클에서 저항측정을 통해 칩저항 실장 솔더의 고장예지가 가능함을 제시하였다.

저항 네트워크 모델을 통한 LED 전극의 최적화 배치에 대한 연구 (A Study on LED Electrode Optimal Disposition by Resistor Network Model)

  • 공명국;김도우
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2007년도 추계학술대회 논문집
    • /
    • pp.457-458
    • /
    • 2007
  • We investigated a resistor network model for the horizontal AlInGaN LED. Adding the proposed current density dependent relative quantum efficiency, the power simulation can be also obtained. Comparing the simulation and the measurement results for the LED with the size of $350{\mu}m$, the model is reasonable to simulate the forward voltage and the light output power. Using this model we investigated the optimization of the position and the number of the finger electrodes in a given chip area. It shows that the center disposition of the p-finger electrode in p-area is optimal for the voltage and best for the power. And the minimum number of the n-finger electrodes is best for the power.

  • PDF

ITO박막 반도체 고저항 소자의 제작 및 측정

  • 곽계달;김홍배;정원채
    • 한국통신학회:학술대회논문집
    • /
    • 한국통신학회 1983년도 춘계학술발표회논문집
    • /
    • pp.45-47
    • /
    • 1983
  • In integrated circuit, for a saving in total chip area per circuit, stably high value resistor was fabricated. Hence this paper explained that the measurement and fabrication of high value semiconductor resistor using ITO thin film. It is also used special material and new method fabrication.

  • PDF

ADSL 모뎀용 CMOS 시그마-델타 DAC 칩 개발 (Development of CMOS Sigma-Delta DAC Chip for Using ADSL Modem)

  • 방준호;김선홍
    • 전기학회논문지P
    • /
    • 제52권4호
    • /
    • pp.148-153
    • /
    • 2003
  • In this paper, the low voltage 3V Sigma-Delta Digital Analog Converter(DAC) is designed for using in the transmitter of ADSL analog front-end. We have developed the CMOS DAC according to ANSI T1.413-2(DMT) standard specifications of the chip. The designed 4th-order DAC is composed of three block which are 1-bit DAC, 1st-order Switched-Capacitor filter and analog active 2nd-order Resistor-Capacitor(RC) filter. The HSPICE simulation of the designed DAC showing 65db SNR, is connected with 1.1MHz continuous lowpass filter. And also, we have performed the circuits verification and layout verification(ERC, DRC, LVS) followed by fabrication using TSMC 2-poly 5-metal p-substrate CMOS $0.35{\mu}m$ processing parameter. Finally, the chip testing has been performed and presented in the results.

온도변화 환경에서 칩저항 실장용 유·무연솔더의 수명모델 검증연구 (Verification Study of Lifetime Prediction Models for Pb-Based and Pb-Free Solders Used in Chip Resistor Assemblies Under Thermal Cycling)

  • 한창운
    • 대한기계학회논문집A
    • /
    • 제40권3호
    • /
    • pp.259-265
    • /
    • 2016
  • 최근에 온도변화 환경에서 칩저항 실장용 유 무연 솔더의 수명예측모델이 개발되었다. 개발된 수명예측모델에 의하면 가속조건에서는 칩저항 실장 무연솔더가 유연솔더보다 수명이 적은 것으로 나타나지만, 실제조건에서는 무연솔더의 신뢰성이 유연솔더보다 우수하다. 본 연구에서는 개발된 수명예측모델의 검증 연구를 수행한다. 수명예측모델을 다른 칩저항 실장 유 무연 솔더 시험 결과에 적용하고 비교하기 위해서, 유한요소모델을 개발하고 시험 온도사이클 조건을 적용한다. 변형율 에너지 밀도를 계산하고 수명을 예측한다. 마지막으로 유 무연 솔더에 대해서 예측결과를 시험결과와 비교한다. 검증 결과는 개발된 수명예측모델이 사용 가능한 범위에서 수명을 예측할 수 있음을 보인다.

저항 네트워크 모델을 통한 LED 설계 (LED Design using Resistor Network Model)

  • 공명국;김도우
    • 한국전기전자재료학회논문지
    • /
    • 제21권1호
    • /
    • pp.73-78
    • /
    • 2008
  • A resistor network model for the horizontal AlInGaN LED was investigated, The parameters of the proposed model are extracted from the test dies and $350{\mu}m$ LED, The center of the P-area is the optimal position of a P-electrode by the simulation using the model. Also the optimal chip size of the LED for the new target current was investigated, Comparing the simulation and fabrication result, the errors for the forward voltage and the light power are average 0,02 V, 8 % respectively, So the proposed resistor network model with the linear forward voltage approximation and the exponential light power model are useful in the simulation for the horizontal AlInGaN LED.

탄소나노튜브 소재의 정밀 수동소자 적용을 위한 한계 정격전력 용량에 관한 연구 (A Study on the Limited Rate Power Capacity for Applications for Precision Passive Devices Based on Carbon Nanotube Materials)

  • 이선우
    • 한국전기전자재료학회논문지
    • /
    • 제35권3호
    • /
    • pp.269-274
    • /
    • 2022
  • We prepared carbon nanotube (CNT) paper by a vacuum filtration method for the use of a chip-typed resistor as a precision passive device with a constant resistance. Hybrid resistor composed of the CNT resistor with a negative temperature coefficient of resistance (T.C.R) and a metal alloy resistor with a positive T.C.R could lead to a constant resistance, because the resistance increase owing to the temperature increase at the metal alloy and decrease at the CNT could counterbalance each other. The constant resistance for the precision passive devices should be maintained even when a heat was generated by a current flow resulting in resistance change. Performance reliabilities of the CNT resistor for the precision passive device applications such as electrical load limit, environmental load limit, and life limit specified in IEC 60115-1 must be ensured. In this study, therefore, the rated power determination and T.C.R tests of the CNT paper were conducted. -900~-700 ppm/℃ of TCR, 0.1~0.2 A of the carrying current capacity, and 0.0625~0.125 W of the rated power limit were obtained from the CNT paper. Consequently, we confirmed that the application of CNT materials for the precision hybrid passive devices with a metal alloy could result in a better performance reliability with a zero tolerance.

Switched Capacitor를 이용한 Gyrator여파기의 설계 (Design of Gyrator Filter using Switched Capacitors)

  • 원청육;이문수
    • 한국통신학회논문지
    • /
    • 제7권1호
    • /
    • pp.10-17
    • /
    • 1982
  • 최근 switched capacitors 및 고정 capacitors와 능동소자를 利用한 analong 여파기 실현에 큰 관심을 갖게 되었다. Switched capacitor는 저항에 비해 온도특성 및 선형특성이 양호할 뿐 아니라 Si chip 면적이 훨씬 적게 소요되고 MOS기술에 의해 완전 IC화가 가능하다. 본 논문에서는 저항과 switched capacitor를 사용해 Gyrator 여파기내의 모든 저항을 switched capacitor로 대친시킬 SC-Gyrator 여파기를 실현했다. 실험결과 Gyrator여파기와 SC-Gyrator 여파기의 특성이 만족할 만큼 일치함을 확인했다.

  • PDF