• 대한전자공학회논문지SD
• /
• 제43권1호
• /
• pp.27-36
• /
• 2006

기존의 지연 무관 (Delay-Insensitive(DI)) 데이터 인코딩 방식은 N 비트 데이터 전송에 물리적으로 2N+1 개의 도선이 필요하다. GALS(Globally Asynchronous Locally Synchronous) 시스템과 같은 대규모 칩 설계 시에 많은 도선 수로 인해 발생할 수 있는 전력 소모와 설계 복잡성을 줄이기 위해, 의사지연 무관 (Quasi D디ay-Insensitive(QDI)) 모델에 기반하고, N+1 개의 도선으로 N 비트 데이터를 전송할 수 있는 인코더와 디코더 회로를 설계한다. 이 회로들은 전류모드 다치 논리 회로(Current-Mode Multiple Valued Logic(CMMVL))를 사용하여 설계되었으며, 도선수를 줄임으로써 파생되는 효율성을 검증하기 위해 0.25 um CMOS 공정에서 기존의 DI 인코딩 방식인 dual-rail 방식 및 1-of-4 방식과 delay-power product ($D{\ast}P$) 값 측면에서 비교하였다. HSPICE를 통한 모의실험 결과 4 mm 이상의 도선의 길이에서, dual-rail 방식과는 5 MHz의 data rate 이상에서, 1-of-4 방식과는 18 MHz의 data rate 이상에서 제안된 CMML 방식이 유리하였다. 또한, 긴 도선에 버퍼를 장착한 dual-rail 방식, 1-of-4방식과의 비교에서도 개선된 CMMVL 방식이 10 mm 도선, 32 비트 데이터 전송에서 각각 4 MHz, 25 MHz data rate 이상에서 최대 $57.7\%$와 $17.9\%$의 $D{\ast}P$ 값 감소 효과를 나타냈다.

• 전기전자학회논문지
• /
• 제2권2호
• /
• pp.278-284
• /
• 1998

본 논문에서는 HDTV 응용을 위한 10b 저전력 CMOS A/D 변환기 (analog-to-digital converter : ADC) 회로를 제안한다. 제안된 ADC의 전체 구조는 응용되는 시스템의 속도와 해상도 등의 사양을 고려하여 다단 파이프라인 구조가 적용되었다. 본 시스템이 갖는 회로적 특성은 다음과 같이 요약할 수 있다. 첫째, 전원전압의 변화에도 일정한 시스템 성능을 얻을 수 있는 바이어스 회로의 선택적 채널길이 조정기법을 제안한다. 둘째, 고속 2단 증폭기의 전력소모를 줄이기 위하여 증폭기가 사용되지 않는 동안 동작 전류 공급을 줄이는 전력소모 최적화 기법을 사용한다. 넷째, 다단 파이프라인 구조에서 최종단으로 갈수록 정확도 및 잡음 특성 등에서 여유를 얻을 수 있는 점을 고려한 캐패시터 스케일링 기법의 적용으로 면적 및 전력소모를 감소시킨다. 제안된 ADC는 0.8 um double-poly double-metal n-well CMOS 공정 변수를 사용하여 설계 및 제작되었고, 시제품 ADC의 성능 측정 결과는 Differential Nonlinearity (DNL) ${\pm}0.6LSB$, Integral Nonlinearity (INL) ${\pm}2.0LSB$ 수준이며, 전력소모는 3 V 및 40 MHz 동작시에는 119 mW, 5 V 및 50 MHz 동작시에는 320 mW로 측정되었다.

• 마이크로전자및패키징학회지
• /
• 제8권4호
• /
• pp.11-15
• /
• 2001

본 연구에서는 RF-MEMS소자의 웨이퍼레벨 패키징에 적용하기 위한 밀봉 실장 방법에 대하여 연구를 하였다. 비전도성 B-stage에폭시를 사용하여 밀봉 실장하는 방법은 플립칩 접합 방법과 함께 MEMS 소자 패키징에 많은 장점을 줄 것이다. 특히 소자의 동작뿐만 아니라 기생성분의 양을 줄여야 하는 RF-MEMS 소자에는 더욱더 많은 장전을 보여준다. 비전도성 B-stage 에폭시는 2차 경화가 가능한 것으로 우수한 밀봉 실장 특성을 보였다. 패키징시 상부기관으로 사용되는 유리기판 위에 500 $\mu\textrm{m}$의 밀봉선을 스크린 프린팅 방식으로 패턴닝을 한 후에 $90^{\circ}C$와 $170^{\circ}C$에서 열처리를 하였다. 2차 경화 후 패턴닝된 모양이 패키징 공정이 끝날 때까지 계속 유지가 되었다. 패턴닝 후 에폭시 놀이가 4인치 웨이퍼에서 $\pm$0.6$\mu\textrm{m}$의 균일성을 얻었으며, 접합강토는 20 MPa을 얻었다. 또한 밀봉실장 특성을 나타내는 leak rate는 $10^{-7}$ cc/sec를 얻었다.

• 대한전자공학회논문지SD
• /
• 제42권6호
• /
• pp.1-8
• /
• 2005

본 논문에서는, 1.8V 6bit 2GSPS Nyquist CMOS A/D 변환기를 제안한다. 6bit의 해상도와 초고속의 샘플링과 입력 주파수를 만족시키면서 저 전력을 구현하기 위하여 Interpolation Flash type으로 설계되었다. 같은 해상도의 Flash A/D 변환기에 비해 프리앰프의 수가 반으로 줄기 때문에 작은 입력 커패시턴스를 가지며 면적과 전력소모 작게 할 수 있다. 또한 본 연구에서는 고속 동작의 문제점들을 해결하기 위하여 새로운 구조의 One-zero Detecting Encoder, Reference Fluctuation을 보정하기 위한 회로, 비교기 자체의 Offset과 Feedthrough에 의한 오차를 최소화하기 위하여 Averaging Resistor와 SNDR을 향상시키기 위한 Track & Hold, 제안하는 Buffered Reference를 설계하여 최종적으로 2GSPS Nyquist 입력의 A/D converter 출력 결과를 얻을 수가 있었다. 본 연구에서는 1.8V의 공급전압을 가지는 0.18$\mu$m 1-poly 3-metal N-well CMOS 공정을 사용하였고, 소비전력은 145mW로 Full Flash 변환기에 비해 낮음을 확인 할 수 있었다. 실제 제작된 칩은 측정결과 2GSPS에서 SNDR은 약 36.25dB로 측정되었고, Static 상태에서 INL과 DNL은 각각 $\pm$0.5LSB 로 나타났다. 유효 칩 면적은 977um $\times$ 1040um의 면적을 갖는다.

• 대한전자공학회논문지SD
• /
• 제47권3호
• /
• pp.28-34
• /
• 2010

본 논문에서는 13.56 MHz 반송주파수를 사용하며, ISO1443 A타입/B타입, 15693을 만족하는 RFID 리더기용 송수신기를 설계하였다. 수신기에서 자동적으로 비교전압을 생성하기 위해서 양과 음의 두 피크전압을 검출할 수 있는 음의 피크검출기와 양의 피크검출기와 수신된 신호의 세기에 따라 기준전압의 결정 레벨(decision level)을 가변 할 수 있는 데이터 슬라이서를 사용한 회로를 제안하였다. 송신기는 15693 표준 스펙을 만족시키기 위해서는 큰 출력스왕 및 전류가 필요하게 된다. 이런 이유로 고정된 부하에서도 전원 전압이상의 출력스윙이 가능하고，큰 전류를 흐릴 수 있는 코일부하를 사용하면서 세 가지 표준 모두 만족시킬 수 있었다. 또한 각 표준에 따라 출력전류는 5 mA~240 mA, 변조율은 100%, 30%~5%까지 조정 가능하도록 하였다. 13.56 MHz RFID 리더기는 CM0S $0.18\;{\mu}m$ 공정과 3.3V 단독전압을 사용하였다. 패드 제외한 칩 면적은 $1.5\;mm\;{\times}\;1.5mm$ 이다.

• 전자공학회논문지
• /
• 제50권9호
• /
• pp.68-73
• /
• 2013

본 논문에서는 수면 중에 사용자의 건강상태를 모니터링 하기 위한 U-health 시스템으로 맥박 수와 맥박 파형 검출 회로를 제안하였다. 제안된 검출 회로의 출력은 배터리의 교체 없이 장시간 사용하기 위하여 건강 상태에 따라 맥박 수 또는 맥박 파형이 선택된다. 이러한 동작을 위해 제안된 신호 검출 회로는 ADC 모드 또는 카운트 모드로 동작하는 이중 모드 ADC와 간단한 디지털 로직으로 구성된 판별기를 사용하였다. 우선 초기에는 카운트 모드로 동작하는 이중 모드 ADC를 통해 4초 동안의 맥박 수를 검출한다. 검출된 맥박수는 판별기에서 1분간 누적한 뒤 건강 상태를 판별한다. 건강 이상 등으로 맥박 수가 설정된 정상 범위를 벗어난 경우 이중 모드 ADC는 ADC 모드로 동작하며 맥박 파형을 1kHz의 샘플링 주파수로 10bit의 디지털 데이터로 변환한다. 데이터는 버퍼에 저장하였다가 620kbps의 속도로 RF Tx를 통해 단말기로 전송한다. 이때 RF Tx는 모드에 따라 1분 혹은 1ms 간격으로 동작한다. 제안된 신호 검출 회로는 $0.11{\mu}m$ 공정으로 설계하였으며 $460{\times}800{\mu}m^2$의 면적을 차지한다. 측정결과 제안된 검출 회로는 1V의 동작 전압에서 카운트 모드에서는 $161.8{\mu}W$, ADC 모드에서는 $507.3{\mu}W$의 전력을 소모한다.

• 한국컴퓨터정보학회논문지
• /
• 제17권4호
• /
• pp.1-9
• /
• 2012

고령화 사회에 진입하면서, 고령자 사고 중 낙상이 차지하는 비율은 연령의 증가에 따라 높아지고 있는 실정이다. 본 연구에서는 고령자의 인체 활동 중 에너지 소비 추정 및 낙상의 유무를 판별하기 위하여 단일 칩으로 구성된 3축 가속도 센서와 다채널을 고려한 2.4GHz대역의 RF 칩을 이용하여 설계하였다. 제안하는 시스템은 인체 활동을 측정할 수 있는 신호 측정부와 RF통신부로 구성되어 있으며, 인체 활동 측정부는 인체 활동 중 소비된 에너지를 추정하고 고령자의 낙상 상태를 파악하기 위한 것으로 3축 가속도 센서를 활용하여 센서의 신호를 분석함으로써 인체 활동 및 낙상의 유무를 판별한다. RF통신부는 nRF24L01p로 구현하고, 프로세서는 저전력 8bit 마이크로 컨트롤러인 ATmega88로 구성한다. 에너지 소비를 추정한 결과 트레드밀과 비교시 제안하는 시스템과 7.8%의 오차를 보여 인체 활동 중 에너지 소비를 추정할 수 있는 가능성을 제시하였다. 인체활동과 낙상 검출을 위한 모니터링은 신호 벡터크기(Signal Vector Magnituge, SVM) 및 신호 크기 범위(Signal Magnitude Area, SMA)의 임계값으로 판별하며 무구속적 측정에 의한 판단이 가능하도록 구성하였다.

• 한국콘텐츠학회논문지
• /
• 제6권9호
• /
• pp.98-107
• /
• 2006

모바일 기기의 성능(3D 엔진, 3D가속 칩 등) 및 무선 네트워크 기술의 발달로 이용자들의 실감 있는 콘텐츠에 대한 요구가 급증하고 있다. 그러나 모바일 기기의 성능에 따라 사용할 수 있는 리소스의 제약으로 빠른 시간에 모바일용 실감 미디어 콘텐츠를 제작하는데 어려움이 있다. 일반적으로 모바일 환경에서 애니메이션 되는 캐릭터를 생성하기 위한 방법으로 전문 애니메이터가 수작업에 의해 키 프레임 방식으로 모션을 생성한다. 이는 모션 생성 시간과 비용이 많이 들고, 모션의 왜곡이 일어날 수 있다. 이러한 문제점 해결을 위하여, 본 논문에서는 광학식 모션캡처 시스템을 이용하여 빠르고 쉽게 정확한 모션 데이터를 획득하고, 이를 통해 효율적으로 모바일 3D 댄스 콘텐츠를 제작하는 방법을 연구하였다. 아울러 대용량 모션캡처 데이터를 적은 리소스를 요구하는 모바일 환경에서 사용할 수 있도록 키 단순화, 프레임 수 조정 기법을 적용하였다. 본 구현실험 결과를 통해 3D 댄스 콘텐츠 제작에 있어, 광학식 모션캡처 시스템 활용은 기존 일반적인 제작 공정에 비해 제작 시간 단축과 실감 있는 캐릭터 모션을 생성해냄으로써 실감형 콘텐츠 제작과 사용에 효과적임을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제43권6호
• /
• pp.53-61
• /
• 2006

고속 Flash, Pipelining type의 CMOS A/D 변환기에서 Sampling frequency가 고주파로 올라감에 따라 Clock Feed-through 현상, Kick-back 현상 등의 영향으로 DC Reference voltage 흔들림 현상이 심화되고 있다. 뿐만 아니라 측정 시 외부 Noise가 Reference voltage에 적지 않은 영향을 미친다는 것을 감안 할 때 High speed A/D converter에서 Reference fluctuation 감쇄회로는 반드시 필요하다. 기존의 방식은 단순히 커패시터를 이용했으나 면적이 크고 효과가 좋지 않다는 단점이 있다. 본 논문에서는 Transmission Gate를 이용한 reference fluctuation 감쇄 회로를 제안하고 흔들림 현상이 크게 개선되었음을 정량적 분석 및 측정을 통하여 증명하였다. 제안하는 회로의 측정을 위해 6bit의 해상도를 갖는 2GSPS CMOS A/D 변환기를 설계 및 제작하였다. 제작된 A/D 변환기를 이용하여 Reference 전압이 40mV의 흔들림이 있음에도 원하는 범위 내에서 동작함을 측정하였다. 본 연구에서는 1.8V $0.18{\mu}m$ 1-poly 5-metal N-well CMOS 공정을 사용하였고, 소비전력은 145mW로 Full Flash 변환기에 비해 낮았다. 실제 제작된 칩의 SNDR은 약 36.25dB로 측정되었고, INL과 DNL은 각각 ${\pm}0.5$ LSB 이하로 나타났다. 유효칩 면적은 $997um\times1040um$ 이었다.

• 지능정보연구
• /
• 제20권2호
• /
• pp.163-178
• /
• 2014

본 연구는 스마트카드 가상화(ViSCa: Virtualization of Smart Cards) 플랫폼 기반의 모바일 결제 서비스를 제안하고 타 사례와 비교분석을 한다. 스마트카드 가상화 플랫폼 기반의 모바일 결제 서비스는 단말 가상화 기술을 이용하여 스마트카드 하드웨어를 가상화하고, 모바일 클라우드 기술을 통해 가상화된 스마트카드에 대한 통합 관리를 목표로 하는 Smart Cards as a Service (이하 SCaaS)이다. 스마트카드 가상화 플랫폼 기반 모바일 결제 서비스는 스마트카드를 가상화하여 클라우드에 저장한 후, 애플리케이션(이하 앱)을 통해 사용자 인증을 거쳐 모바일 클라우드에 저장된 스마트카드 중 한 가지를 선택하여 결제한다. 연구 범위 설정 및 사례 선정을 위해 선행연구에서 진행한 모바일 결제 서비스 분류 방식을 토대로 제안하는 서비스와 관련 있는 특징별, 서비스 유형별 그룹을 도출하였다. 공통적으로 기존 결제수단(신용카드) 정보를 모바일 기기에 저장하여 오프라인 매장에서 결제하는 특징을 지닌 것으로 나타났다. 도출된 그룹은 금융거래정보의 저장 위치에 따라 앱과 연결된 서버에 저장하는 '앱 방식'과 모바일 기기 내부의 보안요소(Secure Element, SE)에 금융거래정보가 담긴 IC(Integrated Circuit, 집적회로) 칩을 탑재하는 '모바일 카드 방식'으로, 2 가지 서비스 유형으로 나타낼 수 있다. 모바일 결제 서비스의 채택 요인 및 시장 환경 분석과 관련된 선행연구를 토대로 경제성, 범용성 보안성, 편리성, 응용성, 효율성, 총 6가지 비교분석을 위한 평가 요인을 도출하였으며, 스마트카드 가상화 플랫폼 기반 모바일 결제 서비스와 도출된 그룹에서 선정된 사례 5 가지를 비교 분석하였다.