• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2007년도 학술대회
• /
• pp.7-10
• /
• 2007

최근 이동통신을 이용해 다양한 서비스를 제공하기 위하여 멀티 밴드, 멀티 채널의 송수신기를 단일칩화 하기 위한 연구가 활발히 진행되고 있다. CMOS 집적 회로 기술은 가격 경쟁력이 높고 집적도가 높아 멀티 밴드, 멀티 채널 송수신기를 집적화하기에 적합하다. 그러나 0.18 ${\mu}m$ 이하의 채널 길이를 갖는 CMOS 집적 회로는 1.8 V 이하의 낮은 공급 전압을 제공함으로 높은 이득을 갖는 mixer의 구현이 어렵고, mixer에서 발생되는 2, 3차 상호 변조에 의한 왜곡으로 선형성이 문제가 된다. 이런 문제점을 해결하기 위해서 기능성 능동부하를 적용하여 선형성을 향상한 Direct Conversion Down Mixer를 설계 분석 하였다.

• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2003년도 하계학술대회
• /
• pp.177-179
• /
• 2003

본 논문에서는 $0.35{\mu}m$ CMOS 공정을 이용하여 2.5 Gbps로 동작하는 광 송수신기를 설계하였다. 광 송수신기의 구성을 보자면, 전기 신호를 빛 신호로 전환하여 주는 레이저 다이오드(LD) 구동부와 레이저 다이오드에서 나오는 빛 신호를 수신하여 이를 다시 전기 신호로 바꿔주는 포토 다이오드(PD) 구동 부분으로 구성된다. LD 구동부는 LD의 문턱전류 이상을 공급하는 바이어스 부분과 신호레벨의 모듈레이션 전류를 공급하는 부분으로 구성된다. 디자인된 송신기는 바이어스 전류를 10 mA 정도 공급하여주며, 모듈레이션 전류를 15 mA 정도 공급한다. 수신기는 current decision 부분과 output buffer 부분으로 구성되어 PD로부터 나오는 전류를 다시 디지털 레벨의 전압신호로 바꾸어 주며 디자인된 수신기는 넓은 동작 영역을 가진다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제38권2호
• /
• pp.169-174
• /
• 2014

This paper proposes a novel beehive-shaped reflector for application to light-emitting diode (LED) transceivers for illumination and bi-directional visible light communication (VLC). By using a diffuse propagation model extended to line-of-sight and direct signals, the distribution of illuminance and the path loss of the transceiver are investigated to evaluate the performance of the beehive-shaped reflector. To verify bi-directional communication, a VLC-based image capture system, comprising a complementary metal-oxide semiconductor (CMOS) image sensor and video processor unit, is demonstrated. Real-time images captured by the CMOS camera are successfully transmitted to the monitoring system via a free-space channel at a rate of 115.2 kbps.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.615-616
• /
• 2006

Nowadays, the need of multi-mode/multi-band transceiver is rapidly increasing, so we design a direct conversion RF front-end for multi-mode/multi-band receiver that support WCDMA/CDMA2000/WIBRO standard. It consists of variable gain reconfigurable LNA and single input double balanced Mixer and complementary differential LC Oscillator. The circuit is implemented in 0.18 um RF CMOS technology and is suitable for low-cost mode/multi-band.

• Journal of electromagnetic engineering and science
• /
• 제4권2호
• /
• pp.56-62
• /
• 2004

We present a multi-Gbit/s digital I/O interface based on RF-modulation and capacitive-coupling over an impedance matched transmission line. The RF-interconnect(RFI) can greatly reduce the digital switching noise and eliminate the dc power dissipation over the channel. It also enables reduced signal amplitude(as low as 200 ㎷) with enhanced data rate and affordable circuit overhead. This paper addresses the system advantages and implementation issues of RFI. A prototype on-chip RFI transceiver is implemented in 0.18-${\mu}{\textrm}{m}$ CMOS. It demonstrates a maximum data rate of 2.2 Gbit/s via 10.5-㎓ RF-modulation. The RFI can be very instrumental for future high-speed inter- and intra-ULSI data links.

• 한국전자파학회논문지
• /
• 제27권8호
• /
• pp.717-724
• /
• 2016

본 논문은 60 GHz 슬라이딩-IF 구조 RF 송수신기를 위한 40 GHz CMOS PLL 주파수 합성기 설계를 다룬다. 광대역에서 안정적인 주입동기식 주파수 합성기 동작을 위하여 인덕티브 피킹 기법을 이용한 주파수 분주기가 설계되었다. 광대역 주파수 분주기는 PLL이 전압 제어 발진기의 전체 주파수 범위에서 안정적으로 동기되는 것을 보장한다. 또한, 전압 제어 발진기와 주입동기식 주파수 분주기 사이의 원치 않는 간섭을 없애기 위하여 주입동기식 버퍼를 설계하여 적용하였다. 설계된 PLL 주파수 합성기는 65 nm CMOS 공정을 이용하여 설계되었으며, 37.9~45.3 GHz 출력 주파수 범위를 갖는다. 1.2 V 전원 전압에서 버퍼 포함 74 mA의 전류를 소모한다.

• 대한전자공학회논문지SD
• /
• 제46권6호
• /
• pp.52-57
• /
• 2009

본 논문은 CMOS RFIC 단일 칩을 위한 Bandgap Voltage Reference와 이를 포함한 저 잡음 Low Dropout (LDO) Regulator 회로에 관한 것이다. 저 잡음을 위해 Bandgap Voltage Reference에 사용된 BJT 다이오드의 유효면적을 증가시켜야 함을 LDO의 잡음해석을 통해 나타내었다. 이를 위해 다이오드를 직렬 연결하여 실리콘의 실제면적은 최소화 하면서 다이오드의 유효면적을 증가시키는 방법을 적용하였고, 이를 통해 LDO의 출력잡음을 줄일 수 있음을 확인하였다. $0.18{\mu}m$ CMOS 공정으로 제작된 LDO는 입력전압이 2.2 V 에서 5 V 일때 1.8 V의 출력전압에서 최대 90 mA의 전류를 내보낼 수 있다. 측정 결과 Line regulation은 0.04%/V 이고 Load regulation은 0.45%를 얻었으며 출력 잡음 레벨은 100 Hz와 1 kHz offset에서 각각 479 nV/$^\surd{Hz}$와 186 nV/$^\surd{Hz}$의 우수한 성능을 얻었다.

• 디지털산업정보학회논문지
• /
• 제19권2호
• /
• pp.11-25
• /
• 2023

With the increasing advancement of VLSI technology, health care system is also developing to serve the humanity with better care. Therefore, biomedical implantable devices are one of the amazing important invention of scientist to collect data from the body cell for the diagnosis of diseases without any pain. This Biomedical implantable transceiver circuit has several important issues. Oscillator is one of them. For the design flexibility and complete transistor-based architecture ring oscillator is favorite to the oscillator circuit designer. This paper represents the design and analysis of the a 9-stage CMOS ring oscillator using cadence virtuoso tool in 180nm technology. It is also designed to generate the carrier signal of 403.5MHz frequency. Ring oscillator comprises of odd number of stages with a feedback circuit forming a closed loop. This circuit was designed with 9-stages of delay inverter and simulated for various parameters such as delay, phase noise or jitter and power consumption. The average power consumption for this oscillator is 9.32㎼ and average phase noise is only -86 dBc/Hz with the source voltage of 0.8827V.

• 한국전자파학회논문지
• /
• 제29권8호
• /
• pp.632-639
• /
• 2018

본 논문에서는 130 nm 공정을 이용한 Ku-band에서의 송수신 칩을 사용하여 제작된 단일 안테나 모듈을 제안한다. 레이다 수신부에서 DCOC 피드백을 사용한 STC(sensitivity time control)가 거리에 따라 일정한 SNR을 유지한다. 또한 수신부 RF단에서 gain control을 통하여 수신단의 dynamic range를 조절할 수 있다. 칩의 출력 파워는 9 dBm이고, 수신부의 총 이득은 82 dB이다. 단일 안테나에서 Tx 신호가 Rx로 직접 누설되는 것을 막기 위해 stub-tuned hybrid coupler를 사용하였다. 최대 측정거리는 6 m이고, 혼안테나와 금속판을 사용하여 측정하였다.

• 전자공학회논문지C
• /
• 제36C권2호
• /
• pp.54-61
• /
• 1999

본 논문은 무선 적외선 데이터 전송을 위한 4-Mbps 송 . 수신기 칩의 설계에 관한 것이다. 수신부는 아날로그 프런트-엔드, 클럭 복원 및 프레임 발생 회로, 복조기로 이루어져 있으며 송신부는 변조기와 발광 다이오드 구동기로 이루어져 있다. 여러 단의 증폭기로 구성된 아날로그 프런트-엔드는 DC 크기 및 오프셋 성분을 보상함으로써 다양한 적외선 송 . 수신 환경으로의 적용을 가능하게 하였다. 데이터 변. 복조는 4-Mbps 데이터 전송 방식인 4PPM (pulse position modulation) 방식을 사용하여 IrDA 규격과 호환성을 맞추었다. 설계한 $0.8-{\mu}m$ 2-poly, 2-metal CMOS 표준공정을 사용하여 제작하였으며, ${\pm}2.5V$의 전원 전압에 대하여 소비 전력은 122mW이다.