• 한국전자파학회논문지
• /
• 제28권5호
• /
• pp.419-425
• /
• 2017

본 논문에서는 초고속 이동체 탐지에 적합한 상보형 금속산화 반도체(CMOS) 초광대역(UWB) RFIC 기반의 레이다 시스템을 제안한다. 시스템의 거리 분해능은 15 cm이고, 탐지 범위는 15 m에 이른다. 시스템 구현을 위해서 단일 칩 CMOS UWB IC를 설계, 구현한다. 포락선 검출과 등가 시간 샘플링 구조를 이용하여 측정 및 신호처리 시간을 대폭 단축한다. 측정을 통해서 UWB 펄스의 대역폭은 0.5~1.0 GHz이며, 중심주파수는 3.5~4.5 GHz 임을 보인다. 또한 15 m 범위의 신호 수신을 포함하여 대상체 거리값 출력까지의 신호처리 시간은 $150{\mu}sec$임을 보인다.

• 한국전자파학회논문지
• /
• 제23권11호
• /
• pp.1297-1306
• /
• 2012

본 논문에서는 77 GHz 차량용 레이더 시스템에 필요한 레이더 송신기를 설계하였다. 130 nm RF CMOS 공정을 이용하여 설계한 13 GHz 주파수 합성기로 6 체배기를 내장한 상용의 화합물 전력 증폭기를 구동하여 77 GHz 송신 신호를 발생시켰다. 13 GHz 주파수 합성기는 6 체배용 전력 증폭기를 구동하기 위해 4 dBm 출력을 내는 주입 잠금 버퍼를 내장하고 있다. 제작한 77 GHz 레이더 송신기 모듈은 주파수 조정 범위 내에서 출력 전력이 최소 13.99 dBm이고, 중심 주파수 대비 기준 스퍼의 크기는 -36.45 dBc이다. 또한, 76.5 GHz 중심 주파수의 1 MHz 오프셋에서 -81 dBc/Hz의 위상 잡음 특성을 보인다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권4호
• /
• pp.426-432
• /
• 2012

A fully-integrated low power K-band radar transceiver in 130 nm CMOS process is presented. It consists of a low-noise amplifier (LNA), a down-conversion mixer, a power amplifier (PA), and a frequency synthesizer with injection locked buffer for driving mixer and PA. The receiver front-end provides a conversion gain of 19 dB. The LNA achieves a power gain of 15 dB and noise figure of 5.4 dB, and the PA has an output power of 9 dBm. The phase noise of VCO is -90 dBc/Hz at 1-MHz offset. The total dc power dissipation of the transceiver is 142 mW and the size of the chip is only $1.2{\times}1.4mm^2$.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권3호
• /
• pp.193-197
• /
• 2013

This paper presents a 5-bit true time delay circuit using a standard 0.18 ${\mu}m$ CMOS process for the broadband phased array antenna without the beam squint. The maximum time delay of ~106 ps with the delay step of ~3.3 ps is achieved at 5-20 GHz. The RMS group delay and amplitude errors are < 1 ps and <2 dB, respectively. The measured insertion loss is <27 dB and the input and output return losses are <12 dB at 5-15 GHz. The current consumption is nearly zero with 1.8 V supply. The chip size is $1.04{\times}0.85\;mm^2$ including pads.

• 한국전자파학회논문지
• /
• 제29권8호
• /
• pp.632-639
• /
• 2018

본 논문에서는 130 nm 공정을 이용한 Ku-band에서의 송수신 칩을 사용하여 제작된 단일 안테나 모듈을 제안한다. 레이다 수신부에서 DCOC 피드백을 사용한 STC(sensitivity time control)가 거리에 따라 일정한 SNR을 유지한다. 또한 수신부 RF단에서 gain control을 통하여 수신단의 dynamic range를 조절할 수 있다. 칩의 출력 파워는 9 dBm이고, 수신부의 총 이득은 82 dB이다. 단일 안테나에서 Tx 신호가 Rx로 직접 누설되는 것을 막기 위해 stub-tuned hybrid coupler를 사용하였다. 최대 측정거리는 6 m이고, 혼안테나와 금속판을 사용하여 측정하였다.

• 한국전자파학회논문지
• /
• 제24권9호
• /
• pp.915-921
• /
• 2013

본 논문에서는 65 nm RF CMOS 공정을 이용한 차량 레이더용 77 GHz 저 잡음 증폭기의 설계 방법론 및 측정 결과를 제시한다. 설계한 LNA는 3단 공통소스 증폭단 구조이며, 전송선을 사용하여 입출력 임피던스 정합을 구현하였다. 3차원 전자기 시뮬레이션 시간을 단축하기 위해 전송선 EM 라이브러리를 사전에 구축하여 정합회로를 설계하였으며, 측정을 통해 제안 방법론의 정확성을 확인하였다. 제작한 저 잡음 증폭기의 최대 이득은 77 GHz에서 10 dB, 입출력 반사 손실은 -10 dB 이하이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제11권4호
• /
• pp.238-246
• /
• 2011

A 3-5 GHz UWB radar chip in 0.13 ${\mu}m$ CMOS process is presented in this paper. The UWB radar transceiver for surveillance and biometric applications adopts the equivalent time sampling architecture and 4-channel time interleaved samplers to relax the impractical sampling frequency and enhance the overall scanning time. The RF front end (RFFE) includes the wideband LNA and 4-way RF power splitter, and the analog signal processing part consists of the high speed track & hold (T&H) / sample & hold (S&H) and integrator. The interleaved timing clocks are generated using a delay locked loop. The UWB transmitter employs the digitally synthesized topology. The measured NF of RFFE is 9.5 dB in 3-5 GHz. And DLL timing resolution is 50 ps. The measured spectrum of UWB transmitter shows the center frequency within 3-5 GHz satisfying the FCC spectrum mask. The power consumption of receiver and transmitter are 106.5 mW and 57 mW at 1.5 V supply, respectively.

• ETRI Journal
• /
• 제42권6호
• /
• pp.943-950
• /
• 2020

We propose 8.2-GHz band radar RFICs for an 8 × 8 phased-array frequency-modulated continuous-wave receiver developed using 65-nm CMOS technology. This receiver panel is constructed using a multichip solution comprising fabricated 2 × 2 low-noise amplifier phase-shifter (LNA-PS) chips and a 4ch RX front-end chip. The LNA-PS chip has a novel phase-shifter circuit for low-voltage operation, novel active single-to-differential/differential-to-single circuits, and a current-mode combiner to utilize a small area. The LNA-PS chip shows a power gain range of 5 dB to 20 dB per channel with gain control and a single-channel NF of 6.4 dB at maximum gain. The measured result of the chip shows 6-bit phase states with a 0.35° RMS phase error. The input P1 dB of the chip is approximately -27.5 dBm at high gain and is enough to cover the highest input power from the TX-to-RX leakage in the radar system. The gain range of the 4ch RX front-end chip is 9 dB to 30 dB per channel. The LNA-PS chip consumes 82 mA, and the 4ch RX front-end chip consumes 97 mA from a 1.2 V supply voltage. The chip sizes of the 2 × 2 LNA-PS and the 4ch RX front end are 2.39 mm × 1.3 mm and 2.42 mm × 1.62 mm, respectively.

• 한국전자파학회논문지
• /
• 제23권10호
• /
• pp.1151-1156
• /
• 2012

본 논문에서는 77 GHz 자동차 레이더 시스템에서 거리가 달라도 일정한 감도를 유지할 수 있도록 하는 베이스밴드 필터를 제안하였다. 기존의 DCOC(DC Offset Cancellation) loop 회로를 이용하여 DC offset을 제거함과 동시에 거리에 따른 수신 전력의 크기 차이를 이득으로 상쇄시킬 수 있도록 하였다. 측정 결과, 이득은 최대 51 dB의 크기를 가지며, 고역 통과 차단 주파수는 5 kHz에서 15 kHz까지 가변 가능하게 하였다. 거리에 따른 손실을 보상하기 위한 고역 통과 필터의 기울기는 거리 보상 범위를 위해 -10~-40 dB/decade로 가변이 가능하게 설계되었다. 1 V의 전압에서 전류 소모는 4.3 mA이며, 측정된 NF는 26 dB이고, IIP3는 +4.5 dBm을 가진다. 칩은 65 nm CMOS 공정을 사용하였으며, 입출력 패드를 제외한 크기는 $500{\mu}m{\times}1,050{\mu}m$이다.

• 한국전자파학회논문지
• /
• 제21권6호
• /
• pp.591-600
• /
• 2010

본 논문에서는 TSMC 0.13 ${\mu}m$ CMOS 공정을 사용하여 3가지 종류의 근거리 레이더용 저전력 교차 결합 전압 제어 발진기를 설계, 제작하였다. 기본적인 교차 결합 전압 제어 발진기는 24.1 GHz를 중심으로 발진하도록 설계되었고, 이를 기본으로 저전력 동작을 위한 subthreshold 발진기가 설계되었다. 특히 큰 트랜지스터를 사용해야 하는 subthreshold 발진기에서 기생 캐패시터에 의해 발진 주파수가 낮아지는 문제점을 개선하기 위해 이중 공진 회로 구조를 발진기에 사용하는 것이 시도되었다. 제작된 CMOS 전압 제어 발진기는 종류에 따라 1 MHz offset 주파수에서 -101~-103.5 dBc/㎐의 위상 잡음, -11.85~-15.33 dBm의 출력 전력, 그리고 475~852 MHz의 주파수 조정 범위들을 보였다. 전력 소모 측면에서는 기본적인 발진기가 5.6 mW를 사용하였고, 저 전력 subthreshold 회로는 3.3 mW를 사용하였다. 이중 공진 회로 구조의 subthreshold 발진기는 기본 발진기와 유사한 주파수 조정 범위를 유지하면서 상대적으로 작은 전력을 소모하고 개선된 위상 잡음 특성을 보였으며, 1 mW DC 전력 기준의 figure-of-merit(FOM)이 약 3 dB 가량 개선되어 -185.2 dBc의 값을 가졌다.