• 제목/요약/키워드: CMOS inverter

검색결과 127건 처리시간 0.031초

CMOS 3치 논리 게이트를 이용한 3치 저장 소자 설계 (A Design of a Ternary Storage Elements Using CMOS Ternary Logic Gates)

  • 윤병희;변기영;김흥수
    • 전기전자학회논문지
    • /
    • 제8권1호
    • /
    • pp.47-53
    • /
    • 2004
  • 본 논문에서는 3치 논리 게이트를 바탕으로 하는 3치 데이터 처리를 위한 3치 flip-flop을 설계하였다. 제안한 flip-flop들은 3치 전압 모드 NMAX, NMIN, INVERTER 게이트를 사용하여 설계하였다. 또한 CMOS 기술을 사용하였고 다른 게이트들 보다 낮은 공급 전압과 낮은 전력소모 특성을 포함하고 있다. 제안한 회로는 0.35um 표준 CMOS 공정에서 설계되었고 3.3v의 공급 전압원을 사용하였다. 제안된 3치 flip-flop 구조는 3치 논리 게이트를 사용하여 VLSI 구현에 적합하고 높은 모듈성의 장점을 갖고 있다.

  • PDF

Muller 및 regular falsi 방법에 의한 CMOS 반전 증폭기의 정상상태 해석 (Analysis of CMOS inverter by muller and regular falsi method under the steady-state)

  • 유은상;이은구;김태한;김철성
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1998년도 하계종합학술대회논문집
    • /
    • pp.371-374
    • /
    • 1998
  • 본 논문에서는 muller법과 regular falsi법에 의한 CMOS 반전 증폭 회로를 해석하는 방법을 제안한다. Muller법과 regular falsi법을 이용하여 회로의 절점전압과 branch 전류를 예측하였고 회로의 출력 절점에서 KCL을 만족하도록 하였다. CMOS 반전 증폭 회로의 모의실험을 수행한 결과 MEDICI에 사용된 결합법에 비해 전압특성과 전류특성은 각각 5%와 5.4%의 최대상대오차를 보였다.

  • PDF

WCDMA(UMTS)용 다중출력 VC-TCXO (Multi-output VC-TCXO for WCDMA(UMTS))

  • 정찬용;이해영
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2005년도 추계종합학술대회
    • /
    • pp.841-844
    • /
    • 2005
  • Multi-output VC-TCXO (Voltage Controlled-Temperature Compensated Crystal Oscillator) for WCDMA has integrated the additional CMOS inverter, so it can be normal clipped sinewave output and additional CMOS output and it can be satisfied the VC-TCXO Characteristics that WCDMA system required. In this paper, however 26MHz is used for reference frequency, similarly and practically, it is usable from 10MHz to 40MHz, Most important factor to integrate CMOS inverter internally is the isolation between normal output and additional output. For this, it is separated in package design, due to this, when it isn't used additional output, it shows the same electrical performance, when it is used additional output, it has minimum-rized the interference. and then the important characteristics in reference oscillator are met to WCDMA system's requirements, like phase noise and frequency short term stability.

  • PDF

High Performance of Printed CMOS Type Thin Film Transistor

  • You, In-Kyu;Jung, Soon-Won
    • 한국재료학회:학술대회논문집
    • /
    • 한국재료학회 2010년도 춘계학술발표대회
    • /
    • pp.17.2-17.2
    • /
    • 2010
  • Printed electronics is an emerging technology to realize various microelectronic devices via a cost-effective method. Here we demonstrated a high performance of p-channel and n-channel top-gate/bottom contact polymer field-effect transistors (FETs), and applications to elementary organic complementary inverter and ring oscillator circuits by inkjet processing. We could obtained high field-effect mobility more than $0.4\;cm^2/Vs$ for both of p-channel and n-channel FETs, and successfully measured inkjet-printed polymer inverters. The performance of devices highly depends on the selection of dielectrics, printing condition and device architecture. Optimized CMOS ring oscillators with p-type and n-type polymer transistors showed as high as 50 kHz operation frequency. This research was financially supported by development of next generation RFID technology for item level applications (2008-F052-01) funded by the ministry of knowledge economy (MKE).

  • PDF

Design and Analysis of Current Mode Low Temperature Polysilicon TFT Inverter/Buffer

  • Lee, Joon-Chang;Jeong, Ju-Young
    • Journal of Information Display
    • /
    • 제6권4호
    • /
    • pp.11-15
    • /
    • 2005
  • We propose a current mode logic circuit design method for LTPS TFT for enhancing circuit operating speed. Current mode inverter/buffers with passive resistive load had been designed and fabricated. Measurement results indicated that the smaller logic swing of the current mode allowed significantly faster operation than the static CMOS. In order to reduce the chip size, both all pTFT and all nTFT active load current mode inverter/buffer had been designed and analyzed by HSPICE simulation. Even though the active load current mode circuits were inferior to the passive load circuits, it was superior to static CMOS gates.

레이저 결정화 방법을 적용한 3차원 적층 CMOS 인버터의 전기적 특성 개선 (Electrical characteristics of 3-D stacked CMOS Inverters using laser crystallization method)

  • 이우현;조원주;오순영;안창근;정종완
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2007년도 추계학술대회 논문집
    • /
    • pp.118-119
    • /
    • 2007
  • High performance three-dimensional (3-D) stacked poly-Si complementary metal-oxide semiconductor (CMOS) inverters with a high quality laser crystallized channel were fabricated. Low temperature crystallization methods of a-Si film using the excimer-laser annealing (ELA) and sequential lateral solidification (SLS) were performed. The NMOS thin-film-transistor (TFT) at lower layer of CMOS was fabricated on oxidized bulk Si substrate, and the PMOS TFT at upper layer of CMOS was fabricated on interlayer dielectric film. The 3-D stacked poly-Si CMOS inverter showed excellent electrical characteristics and was enough for the vertical integrated CMOS applications.

  • PDF

광통신용 10Gb/s CMOS 전치증폭기 설계 (10Gb/s CMOS Transimpedance Amplifier Designs for Optical Communications)

  • 심수정;박성민
    • 대한전자공학회논문지SD
    • /
    • 제43권10호
    • /
    • pp.1-9
    • /
    • 2006
  • 본 논문에서는 0.18um CMOS 공정을 이용하여 두 종류의 10Gb/s급 광통신용 전치증폭기(TIA)를 설계, 비교하였다. 전압모드인 Inverter TIA(I-TIA)는 입력단에 inverter 구조를 사용하여 입력 유효 gm 값을 증가시킴으로써 입력저항 값을 줄이고 동시에 대역폭을 늘리는 효과를 얻었다. 0.25pF의 광다이오드 캐패시턴스에 대하여 $56dB{\Omega}$의 트랜스임피던스 이득과 14GHz의 대역폭을 얻었고, $10^{-12}$ BER과 9dB extinction ratio 및 0.4A/W responsivity를 예상할 경우 -16.5dBm의 광민감도를 얻었다. 그러나 기생 성분에 의한 대역폭의 감소 및 민감도가 크기 때문에 회로설계 시 패키지 및 회로내의 기생성분 효과에 대한 신중한 고려가 필요하다. 이와 달리, 전류모드인 RGC TIA는 입력단에 regulated cascode 설계기법을 사용하여 광다이오드와 TIA 사이에 생기는 큰 입력 기생 캐패시턴스를 전압모드보다 매우 효과적으로 차단하여 대역폭을 확장하였다. 또한 기생성분에 의한 대역폭 및 트랜스임피던스의 민감도가 현저히 줄어들어 대역폭의 변화가 없다. 0.25pF의 광다이오드 캐패시턴스에 대하여 $60dB{\Omega}$의 트랜스임피던스 이득과 10GHz의 대역폭을 얻었고, $10^{-12}$ BER과 9dB extinction ratio 및 0.5A/W responsivity를 예상할 경우 -15.7dBm의 광민감도를 얻는다. 그러나, I-TIA에 비하여 약 4.5배의 높은 전력소모를 보이는 단점이 있다.

표준 CMOS 게이트 산화막 안티퓨즈를 이용한 새로운 OTP 단위 비트와 ROM 설계 (Design of Novel OTP Unit Bit and ROM Using Standard CMOS Gate Oxide Antifuse)

  • 신창희;권오경
    • 대한전자공학회논문지SD
    • /
    • 제46권5호
    • /
    • pp.9-14
    • /
    • 2009
  • 표준 CMOS 공정을 이용한 CMOS 게이트 산화막 안티퓨즈의 새로운 OTP 단위 비트 구조를 제안하였다. 제안된 OTP 단위 비트는 NMOS 게이트 산화막 안티퓨즈를 포함한 3개의 트랜지스터와 인버터 타입 자체 센스 엠프를 포함하고 있다. 그럼에도 불구하고, 레이아웃 면적은 기존 구조와 비슷한 $22{\mu}m^2$이다. 또한, 제안된 OTT 단위 비트는 구조적 특징상 고전압 차단스위치 트랜지스터와 저항과 같은 고전압 차단 요소를 사용하지 않기 때문에, 프로그램 시간은 기존 구조보다 개선된 3.6msec이다. 그리고 제안된 OTP 단위 비트를 포함하는 OTP array는 센스 엠프가 단위 비트마다 집적되어 있기 때문에 기존 OTP array에서 사용된 센스 엠프와 바이어스 생성 회로가 필요 없다.

표준 실리콘 IC공정을 이용하여 제작한 pin-CMOS 집적 광수신 센서회로 (An integrated pin-CMOS photosensor circuit fabricated by Standard Silicon IC process)

  • 박정우;김성준
    • 센서학회지
    • /
    • 제3권3호
    • /
    • pp.16-21
    • /
    • 1994
  • 표준 CMOS공정으로 제작되며 게이트 콘트롤을 가지는 3단자형의 pin type 수광센서를 제안하고 이를 CMOS회로와 집적하여 제작하였다. $100{\mu}m{\times}120{\mu}m$ 크기로 제작된 수광센서의 암전류(Dark current)는 -5V에서 1nA이하, 정전용랑은 0.75pF, 항복전압(Breakdown voltage)은 -l4V이상의 특성을 보였다. 응답도는 $0.805{\mu}m$의 파장에서 0.19A/W(양자효율 30%), $0.633{\mu}m$에서는 0.25A/W(양자효율 50%)였으며 게이트에 전압을 가하면 응답도가 증가하였다. 이 수광센서를 CMOS 디지탈 인버터와 집적했을때 $22k{\Omega}$의 전달이득(Transimpedance)을 가지며 $90{\mu}A$의 광전류로 별도의 증폭단없이 인버터를 스위칭시켰다.

  • PDF

펄스 수축방식 기반의 지연버퍼를 이용한 온-칩 디지털 온도센서 (On-Chip Digital Temperature Sensor Using Delay Buffers Based the Pulse Shrinking Method)

  • 윤승찬;김태운;최호용
    • 전기전자학회논문지
    • /
    • 제23권2호
    • /
    • pp.681-686
    • /
    • 2019
  • 본 논문은 동일 크기의 인버터 체인을 가진 지연 버퍼를 사용한 펄스 수축방식에 기반된 CMOS 온도 센서를 제안한다. 온도 센서는 2 개의 서로 다른 온도 지연 라인을 가진 온도에 비례하여 펄스를 생성하는 온도-펄스 변환기( TPC)와 공정 변화에 민감하지 않도록 동일 크기를 가진 인버터 체인을 사용하여 펄스를 수축하여 디지털 값으로 변환하는 시간-디지털 변환기(TDC)로 구성된다. 칩은 공급 전압이 3.3 V인 $0.35{\mu}m$ CMOS 공정을 이용하여 $0.49{\mu}m{\times}0.23{\mu}m$의 면적으로 구현되었다. 측정 결과 $0^{\circ}C{\sim}100^{\circ}C$의 온도 센서 범위에 분해능은 9-비트 데이터에서 $0.24^{\circ}C/bit$를 가진다.