

논문 94-3-3-03

## 표준 실리콘 IC공정을 이용하여 제작한 pin-CMOS 집적 광수신 센서회로

朴正愚, 金成俊

### An integrated pin-CMOS photosensor circuit fabricated by Standard Silicon IC process

Jung Woo Park & Sung June Kim

#### 要 約

표준 CMOS공정으로 제작되며 게이트 콘트롤을 가지는 3단자형의 pin type 수광센서를 제안하고 이를 CMOS회로와 집적하여 제작하였다.  $100\mu\text{m} \times 120\mu\text{m}$  크기로 제작된 수광센서의 암전류(Dark current)는  $-5\text{V}$ 에서  $1\text{nA}$ 이하, 정전용량은  $0.75\text{pF}$ , 항복전압(Breakdown voltage)은  $-14\text{V}$ 이상의 특성을 보였다. 응답도는  $0.805\mu\text{m}$ 의 파장에서  $0.19\text{A/W}$ (양자효율 30%),  $0.633\mu\text{m}$ 에서는  $0.25\text{A/W}$ (양자효율 50%)였으며 게이트에 전압을 가하면 응답도가 증가하였다.

이 수광센서를 CMOS 디지털 인버터와 집적했을 때  $22\text{k}\Omega$ 의 전달이득(Transimpedance)을 가지며  $90\mu\text{A}$ 의 광전류로 별도의 증폭단없이 인버터를 스위칭시켰다.

#### Abstract

A 3-terminal pin-type photosensor with gate controll is fabricated using standard silicon CMOS IC process. The photosensor of a  $100\mu\text{m} \times 120\mu\text{m}$  size has dark current less than  $1\text{nA}$  and its breakdown voltage is  $-14\text{V}$  with a depletion capacitance  $0.75\text{pF}$  at  $-5\text{V}$  reverse bias. Responsivity at  $0\text{V}$  gate voltage is  $0.25\text{A/W}$  at  $0.633\mu\text{m}$  wavelength,  $0.19\text{A/W}$  at  $0.805\mu\text{m}$ . Responsivity increases with increasing gate voltage.

The integrated circuit of photosensor and CMOS inverter shows  $22\text{k}\Omega$  transimpedance and photocurrent of  $90\mu\text{A}$  switches the output state of digital inverter without additional amplifier.

#### I. 서론

광통신 기술은 빛을 신호전송의 매개체로 사용하므로 전기를 신호전송의 매개체로 사용하는 것보다 빠른 전달속도, 임피던스정합의 용이성 등의 잇점이 있으며 광통신 시스템의 입출력은 모두 전기신호이므로 모든 전기, 전자기술과 호환적이다. 이에 따라 광통신의

응용범위는 장거리전신전화로 부터 시작하여 정보서비스, 케이블 TV, 데이터 전송등으로 점차 넓어지고 있다. 그런데 현재 컴퓨터칩등과 같은 대부분의 IC는 Si CMOS공정이나 BiCMOS공정으로 제작되므로 광수신단을 이들 공정으로 제작한다면 신호처리 회로와 단일칩으로 구현할 수 있으므로 별도의 광수신단 제작이 필요없게 된다. 따라서 비용의 측면에서 잇점이 있고 제품의 크기를 줄일 수 있으며 효율도 높일 수 있다. 또한 실리콘 IC 공정의 기술도가 매우 높기 때문에 즉시 많은 분야에 응용될 수 있다. 예를 들어 컴퓨터와 주변기기사이의 광신호전송, 컴퓨터 모듈간의 광신호전송, CD와 같은 가전제품 등에 응용될 수 있다.

서울대학교 전자공학과  
(Dept. of Electronics Engineering, Seoul National  
University)

<접수일자 : 1994년 8월 31일>

광링크에 쓰일 수 있을 정도로 좋은 특성의 광수신 단 회로를 실리콘 IC공정으로 제작하는데 있어서 수광소자의 제작이 핵심적인 요소가 된다. 그러나 제한된 공정으로 수광소자의 제작이 용이하지 않다. IC공정은 모든 소자를 웨이퍼 표면의 전기적 특성을 이용하도록 소자를 만드는 반면 실리콘이 빛을 흡수하기 위해서는 두꺼운 흡수층이 필요하기 때문이다. 다시말해 IC의 트랜지스터는 수평적 구조를 가지는 반면 수광소자는 수직적 구조가 적합하므로 IC공정으로 효율적인 수광소자를 제작하기가 용이하지 않다. 수광소자의 효율은 사용되는 물질과 구조에 의해 결정되므로 각 응용분야에서 요구되는 효율을 맞추기 위해 여러가지 형태의 구조들이 IC공정으로 제작되어왔다. 집적회로에서의 광수신소자는 pn다이오드<sup>[1][2][3]</sup>나 광트랜지스터<sup>[4][5]</sup> 또는 MOS형태<sup>[6][7]</sup>로 이루어진다. 이들은 대부분 영상을 감지하는 카메라나 스캐너를 위한 것이며 광연결을 위한 경우<sup>[1]</sup>와 수학적 연산을 위한 경우<sup>[8]</sup>도 있었다. 본 논문에서는 위에서 인용된 구조와 다른 새로운 구조의 수광소자를 제안했으며 이의 제작과 특성측정을 통해 제안된 수광소자가 IC회로와 단결정집적하여 사용될 수 있음을 확인하였다.

## II. 수광소자의 구조 및 특성

제안된 수광소자의 단면구조는 그림1.에 보였다. 이는 NMOS의 소스(source)를 n+에서 p+로 바꾸어 수평한 방향으로 pin(p+-intrinsic-n+)구조를 이루도록 했으며 다결정실리콘으로 만들어진 게이트에 전압을 가하여 빛이 흡수되는 공핍층을 넓히도록 했다. 이를 통해 수평형 구조에서 응답도를 높일 수 있다. 다결정실리콘에서도 빛을 흡수하지만 차단하지는 않으며 응답도의 저하를 크게 유발하지 않는다. 이에 대한 내용은 후에 자세히 언급했다.

전극의 배열은 n+단자와 p+단자가 서로 교차하는 interdigit형태로 했는데 이 형태는 발생된 전하가 공핍층을 벗어나는데 걸리는 시간을 작게 하기 위한 것이다. 제작된 소자에서 전극의 폭은 6 $\mu\text{m}$  전극사이의 전극간의 간격은 15 $\mu\text{m}$ 이며 크기는 100 $\mu\text{m}$ ×120 $\mu\text{m}$ 이다.

제작된 pin 수광센서(100 $\mu\text{m}$ ×120 $\mu\text{m}$ )의 I-V특성은 일반적인 광다이오드 I-V특성을 가지며 게이트의 전압이 커지면 턴-온 전압이 낮아지게 된다. 이 수광소자는




그림 1. 표준 CMOS공정으로 제작된 pin 수광센서의 구조




그림 2. pin 수광센서의 암전류

그림2.에 보였듯이 -5V 역방향 바이어스에서 1nA 이하의 암전류(Dark Current)를 가진다. 그림2.에서 I-V 곡선이 아래로 약간 이동한 것은 측정시의 조명에 의한 것으로 실제의 누설전류는 수십 pA이다. 같은 웨이퍼에서 나온 시편을 패키징한 후 측정해 보았을때 가장 많은 암전류도 1nA이하로 전체 웨이퍼에서 좋은 균일성(uniformity)을 보였다. 수신소자의 크기를 줄이면 암전류는 더 작아지므로 암전류의 크기는 항상 1nA이하로 유지할 수 있다.

pin의 항복전압은 -14V로 측정되었다. 실리콘에서 접합의 항복전압은 보통 수십V인데 이 보다는 낮은 것으로 본 논문의 pin은 수평형이므로 표면을 통한 항복 전압으로 생각된다.

CMOS공정중에 다결정실리콘 박막과 SiO<sub>2</sub> 절연체 박막들이 웨이퍼위에 입혀지게 된다. 이 막들은 입사되는 빛의 반사에 영향을 미치게 된다. 그림3.에는 1.5 $\mu\text{m}$  표준 CMOS공정중에 입혀지는 박막들의 구조를 보였

다<sup>[9]</sup>. 이 막들에 평면파(Plane Wave)가 입사되었을 경우의 반사율을 transfer matrix방법<sup>[10]</sup>을 사용하여 계산한 결과를 게이트가 없는 경우와 함께 파장의 함수로 그림4.에보였다. 이때 다결정실리콘의 굴절율과 흡수율 등의 광학적 특성은 단결정실리콘과 같다고 했으며<sup>[11][12]</sup>, PSG 나 LTO의 굴절율은 도핑이 되지 않은 SiO<sub>2</sub> 와 같다고 가정했다<sup>[13]</sup>. 단결정실리콘의 굴절율, 흡수율은<sup>[14]</sup>의 내용을 인용했다. 굴절율, 흡수율은 파장에 따라 달라지는데 이것은 파장의 1차함수로 근사시켜 계산하였다.

Air	
PSG for passivation	1 $\mu$ m
PSG for 2nd metal	0.8 $\mu$ m
LTO for 1st metal	0.8 $\mu$ m
Poly-Si Gate	0.35 $\mu$ m
Gate Oxide (SiO <sub>2</sub> )	250 Å
p- type Si Sub.	

그림 3. 제작공정중에 pin 수광센서 위에 입혀지는 막의 구조




그림 4. pin 수광센서 위에 입혀지는 막들의 투과율

그림4.에서 보듯이 다결정실리콘 게이트가 없을 경우에 반사율은 30%를 넘지 않는다. 이는 일반적으로 CMOS공정의 막들이 빛을 크게 반사하지 않음을 나타

낸다. 또한, 0.633 $\mu$ m의 빛을 비추어 측정된 반사율은 계산결과와 비슷한 결과를 보여주고 있다. 게이트가 있는 경우에도 대체로 반사가 적지만 특정한 파장부근에서 반사가 커진다. 이는 다결정실리콘의 굴절율이 크기 때문에 반사를 크게하는 효과를 가져오기 때문이다. 그러나 대부분의 단파장 레이저광원의 파장인 0.8 $\mu$ m 근처에서는 반사가 저하되지 않음을 보여준다. 결과적으로 CMOS공정중에 입혀지는 막들에 의해 0.8 $\mu$ m 근처에서 반사를 크게하지 않으며 수신소자의 효율이 저하되지 않는다.




그림 5. 100 $\mu$ m $\times$ 120 $\mu$ m크기 수광센서의 광응답과 응답도 ( $\lambda=0.805\mu$ m)




그림 6. 게이트전압에 따른 소자 공핍층깊이의 변화

그림5.에는 게이트가 0V일때 파장이 0.805 $\mu$ m인 GaAs 반도체 레이저를 광원으로 하여 측정된 응답도 특성을 보였다.

$\lambda=0.805\mu$ m일때의 응답도는 약 0.19A/W이며 응답

도와 양자효율의 관계는 아래의 식(1)로 주어지므로 양자효율은 30%이다.

$$\eta = 1.24 \cdot \frac{R}{\lambda} \quad \eta: \text{양자효율} \quad R: \text{응답도} \quad \dots \dots \dots \text{식(1)}$$

$\lambda=0.633\mu\text{m}$ 일때의 응답도는 약  $0.25\text{A/W}$ 의 결과를 보이며 양자효율은 50%이다. 이러한 결과는 소자의 구조로 부터 계산한 양자효율과 거의 일치한다. 한편, 특수한 에피층을 사용하여 제작되는 기존의 단일소자 실리콘 pin광센서의 응답도가 최대  $0.5\text{A/W}$ 정도이다.

게이트전압에 따라 공핍층의 두께가 변화하고 그에 따라 응답도에 변화가 생긴다. 게이트전압에 따른 공핍층의 변화는 그 구조상 gate-controlled pn diode<sup>[15]</sup>의 이론을 그대로 적용할 수 있다. 여기서 공핍층의 두께(d)는 식(2)로 표현되며 게이트의 전압이 높아지면 빛을 흡수하는 공핍층의 깊이가 커져 응답도가 증가한다. 그리고 PISCES 모의실험결과, 제작된 수광소자는 2차원 효과가 거의 없어 공핍층 두께는 게이트전압에만 의존하는것으로 나타났다. 게이트전압에 따른 공핍층 두께의 변화를 그림6.에 보였다. 한편 외부 양자효율은 식(3)으로 나타내어진다.

$$d = \frac{\epsilon_s \epsilon_0}{C_{ox}} \cdot \left[ \left( 1 + \frac{2|V_g - V_{FB}|C_{ox}^2}{qN_A \epsilon_s \epsilon_0} \right)^{1/2} - 1 \right]$$

for  $V_{FB} \leq V_g \leq V_T$

where  $V_T \approx V_{T(MOS)} + V_d \approx 0.7 + V_d$

..... 식(2)

$$\eta_{ext} = \eta_{int} \cdot \frac{S}{S+W} \cdot T \cdot \left[ 1 - \frac{\exp(-\alpha \cdot d)}{1 + L_n \cdot d} \right]$$

- where  $\eta_{int}$  = 내부양자효율  
 (internal quantum efficiency)  
 T = 수광소자의 투과율  
 (Transmittance of photodetector)  
 $\alpha$  = 흡수상수  
 (Absorption Coefficient)  
 $L_n$  = 전자의 확산거리  
 (Diffusion Length of electron)  
 S = 단자간의거리  
 (Spacing between electrode)  
 W = 단자의폭  
 (Width of electrode)  
 ..... 식(3)

그림7.에는 식(1),(2),(3)에 의해 계산된 게이트전압에 따른 응답도의 변화이다. 여기에서  $C_{ox}=0.14 \mu\text{F/cm}^2$ ,  $N_A=1 \times 10^{14} \text{cm}^{-3}$ ,  $V_{FB}=-0.6\text{V}$ 로 계산했으며 T는 그림4.의 결과를 사용했고  $\alpha$ 는  $0.633\mu\text{m}$  파장에서  $0.4 \mu\text{m}^{-1}$ ,  $0.805\mu\text{m}$  파장에서는  $0.1\mu\text{m}^{-1}$ 로 했다. 또한  $L_n=3\mu\text{m}$ 로 했다. 5V이내에서는 게이트전압에 따라 응답도는 완만하게 증가한다. 앞의 그림5.과 그림6.의 측정결과를 보면  $V_G=0\text{V}$ 일때는 계산결과와 거의 일치한다.




그림7. 게이트전압에 따른 응답도의 계산결과




그림 8.  $V_G=0\text{V}$ 에서의 광전류를 기본단위로 하여 측정된 광전류의 상대적 크기

그러나 측정된 게이트전압에 따른 응답도의 변화는 계산치인 그림7.에서 보다 더 크게 나타났다. 그림 8.은  $V_G=0\text{V}$ 에서의 값에 대한 상대적인 응답도를 각각의  $V_G$ 에 따라 그린것이다.

수광소자의 정전용량은 함께 집적하는 회로의 대역폭을 결정하므로 이는 수광소자의 중요한 특성이 된다. 정전용량은 -5V 역바이어스에서 측정했을 때 약 0.75pF로 측정되었다. 이는  $100\mu\text{m} \times 120\mu\text{m}$  크기의 광다이오드에서 게이트를 floating시키고 10개의 시편을 측정하여 평균한 것이다. 게이트전압을 높여 inversion이 일어나면 정전용량이 증가하므로<sup>[15]</sup> 고속 동작을 위해서는 inversion이 일어나지 않도록 게이트전압을 pin의 역바이어스보다 낮게 인가해야 한다. 예를 들어 -5V의 역방향 바이어스를 가할 때 게이트에는 5V이하의 전압을 인가해야 한다.

### III. 광수신단회로의 특성

그림 9에는 수광센서를 CMOS 디지털 인버터와의 집적한 예를 보여주고 있다. 회로는 인버터, 바이어스용 트랜지스터, 7.5k $\Omega$ 을 목표로 하는 n-well 저항, 수광센서로 이루어졌다. 바이어스용 트랜지스터의 크기는 신호에 따라 바이어스상태가 바뀌지 않도록 작게 했다.





그림 9. 수평형 pin 수광센서와 CMOS 디지털 인버터를 집적한 회로도

$V_G$ 에 따른 출력  $V_O$ 의 변화를 그림 10에 보였다. 위의 곡선이 빛이 없을 때이고 아래 곡선이 빛이 있을 때이다. 빛이 있을 때 상태변화가 더 빨리 일어남을 볼 수 있다. 위의 회로에서  $V_G$ 를 4.7V로 하면 빛이 있을 경우와 없을 경우에  $V_O$ 는 약 2V의 차이가 난다. 이때의 광전류는 90 $\mu\text{A}$ 이다. 따라서 전체의 전달이득

(Transimpedance)이 약 22K $\Omega$ 이며  $V_G$ 를 4.7V로 하면 90 $\mu\text{A}$ 의 광전류로 인버터를 스위칭할 수 있다.



위 곡선: No Illumination  
아래 곡선: Laser Illumination

그림 10. 그림 9의 회로에서 빛이 있을 경우와 없을 경우의  $V_G$ 에 따른 출력의 변화

앞의 II장의 결과로는 이를 위해서는 파장이 0.805 $\mu\text{m}$ 인 빛이 0.45mW 입력되어야 한다. 그런데 400 $\mu\text{A}$ 의 전류로 인버터를 스위칭할 수 있었으므로 2mW의 빛이 입사되면 400 $\mu\text{A}$ 의 광전류가 발생하고 별도의 증폭단이 없이  $V_{DD}$ 를 5V로 하는 인버터를 직접 구동할 수 있다. 따라서 인버터와 함께 집적한 수광소자는 CMOS 디지털회로와 집적하여 사용될 수 있다.

### IV. 결론

표준 CMOS공정으로 단거리 광통신이나 정보처리에 응용될 수 있는 광전자집적회로를 제작하는데 있어 가장 중요한점은 효율적인 수광소자의 제작 여부에 있다. 이에 CMOS공정으로 게이트를 가지는 수평형 pin(p+-intrinsic-n+)수광센서를 제안, 제작하고 특성을 추출했으며 이를 CMOS와 집적한 회로의 동작을 확인하였다.

수평형 pin수광센서의 I-V특성은 일반적인 다이오드의 특성을 보였으며 수광소자의 반사율, 암전류, 정전용량, 항복전압, 응답도 등은 광수신용으로 응용될 수 있는 특성을 보였다. 한편 게이트에 전압을 인가하면 응답도(responsivity)가 증가했다. 이를 증폭단과 집적했을 때 22k $\Omega$ 의 전달이득(Transimpedance)을 가졌고 디지털 인버터를 스위칭했다.

결론적으로, 제작과 측정을 통해 본 논문에서 제안

한 수광센서는 CMOS회로와 집적하여 사용될 수 있음을 확인하였다.

\* 참고문헌 \*

- [1] Andre H.Sayles et. al. , "An Optoelectronic CMOS Memory Circuit for Parallel Detection and Storage of Optical Data", IEEE J. of Solid State Circuits, vol. 26 , 1991 , pp.1110-1115
- [2] Andrew Gruss et. al. , "Integrated Sensor and Range-Finding Analog Signal Processor", IEEE J. of Solid State Circuits , vol. 26 ,1991 , pp.184-190
- [3] Mikio Kyomasu, "A New MOS Imager Using Photodiode as Current Source", IEEE J. of Solid State Circuits , vol. 26, 1991 , pp.1116-11122
- [4] Nobuyoshi Tanaka et. al. "A Novel Bipolar Imaging Device with Self-Noise-Reduction Capability", IEEE Transactions on Electron Devices ,vol. 36, 1989 , pp.31-38
- [5] M. Puig Vidal et. al. , Solid State Electronics , 1991 , pp.809
- [6] Yoshiyuki Matsunaga et. al. "A High-Sensitivity MOS Photo-Transistor for Area Image Sensor", IEEE Transactions on Electron Devices , vol. 38 , 1991, pp.1044-1047
- [7] S. D. Kirkish et. al. , "Optical Characteristics of CMOS-Fabricated MOSFET's", IEEE J. of Solid State Circuits , vol. 22 , 1987 , pp.299-301
- [8] C. C. Sun et. al. , "A New Semiconductor Device - The Gate-Controlled Photodiode: Device Concept and Experimental Results", IEEE J. of Quantum Electronics. , vol. 25, 1989 , pp.896-903
- [9] 서울대학교 반도체 공동연구소, "주문형 IC의 1.5 $\mu$ m 이하의 표준형 cell 공정기술개발에 관한 연구", 최종보고서, 1992.
- [10] Frank L. Pedrotti et al. "Introduction to optics", 1987, Prentice-Hall.
- [11] D. E. Aspnes et. al. , "Dielectric properties of heavily doped crystalline and amorphous silicon from 1.5 to 6.0 eV", Physical Review B, vol. 29 , 1984 , pp768-779
- [12] G. E. Jellison et. al. , "Optical Properties of Heavily Doped Silicon between 1.5 and 4.1 eV", Physical Review Letters, vol. 46 , 1981 , pp.1414-1417
- [13] H. J. Lee et. al. , Appl. Opt. 1988 pp.4104
- [14] "Properties of SILICON" , EMIS Data reviews Series No. 4 , 1988, pp59.
- [15] Grove et al. , "Surface Effects on p-n Junctions: Characteristics of Surface-Charge Regions Under Non-equilibrium Condition", Solid State Electron. No.9, 1966 pp.73

著 者 紹 介



**박 정 우**

1969년 7월 15일생. 1992년 서울대학교 전자공학과 졸업, 1994년 서울대학교 전자공학과 석사, 현재 동대학원 박사과정 재학중.



**김 성 준**

1954년 10월 24일생. 1978년 서울대학교 전자공학과 학사. 1981년 미국 Cornell 대학교 전기전자공학과 석사. 1983년 Cornell대학교 전기전자공학과 박사. 1983년~1989년 미국 AT&T Bell Labs MTS(연구관). 1989년~1993년 서울대학교 전자공학과 조교수. 1993년~현재 서울대학교 전자공학과 부교수. 주관심분야는 광전자집적회로(OEIC), 광집적회로(PIC), 반도체 레이저, 수광다이오드, 광연결 및 광계산시스템, 신경생체센서 등.