• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.169-169
• /
• 2008

To keep pace with scaling trends of CMOS technologies, high-k metal oxides are to be introduced. Due to their high permittivity, high-k materials can achieve the required capacitance with stacks of higher physical thickness to reduce the leakage current through the scaled gate oxide, which make it become much more promising materials to instead of $SiO_2$. As further studying on high-k, an understanding of the relation between the etch characteristics of high-k dielectric materials and plasma properties is required for the low damaged removal process to match standard processing procedure. There are some reports on the dry etching of different high-k materials in ICP and ECR plasma with various plasma parameters, such as different gas combinations ($Cl_2$, $Cl_2/BCl_3$, $Cl_2$/Ar, $SF_6$/Ar, and $CH_4/H_2$/Ar etc). Understanding of the complex behavior of particles at surfaces requires detailed knowledge of both macroscopic and microscopic processes that take place; also certain processes depend critically on temperature and gas pressure. The choice of $BCl_3$ as the chemically active gas results from the fact that it is widely used for the etching o the materials covered by the native oxides due to the effective extraction of oxygen in the form of $BCl_xO_y$ compounds. In this study, the surface reactions and the etch rate of $Al_2O_3$ films in $BCl_3/Cl_2$/Ar plasma were investigated in an inductively coupled plasma(ICP) reactor in terms of the gas mixing ratio, RF power, DC bias and chamber pressure. The variations of relative volume densities for the particles were measured with optical emission spectroscopy (OES). The surface imagination was measured by AFM and SEM. The chemical states of film was investigated using X-ray photoelectron spectroscopy (XPS), which confirmed the existence of nonvolatile etch byproducts.

• 한국통신학회논문지
• /
• 제40권2호
• /
• pp.397-407
• /
• 2015

본 논문에서는 최근 스마트폰이나 웨어러블 디바이스처럼 IoT/M2M 을 위한 여러 종류의 모바일 기기에 사용되는 센서 중에서 각속도를 검출하는데 사용되는 3축 자이로스코프 센서 IC와 가속도를 검출하는데 사용되는 3축 가속도 센서IC를 1 chip으로 하는 6축 관성센서 IC를 설계하였다. 특히 본 논문에는 자이로스코프 센서의 잡음을 분석하고 이를 효과적으로 제거하기 위한 구조를 제안하였다. 자이로스코프 센서는 가속도 센서, 지자기 센서와 더불어 사용자의 동작을 인식하고, 상대적 위치를 추정하기 위한 용도로 사용되는 센서이다. 위치를 추정할 때 사용되는 센서는 아주 작은 잡음이라도 오차로 누적되기 때문에, 정확도를 높이기 위해서 저잡음 IC 설계가 아주 중요한 요소이다. 본 논문에서는 자이로스코프 센서를 모델링하고 MEMS(micro-electro-mechanical system)와 회로에서 발생하는 잡음의 주파수 특성을 분석하여 이를 효과적으로 제거하기 위한 회로 구조를 제안하였으며, 초소형, 저전력 환경에서 사용 가능하면서 잡음 수준이 아주 낮은 3축 자이로스코프 센서와 3축 가속도 센서를 포함하는 6축 1 chip IC를 제작하였다. 제작된 IC는 자이로스코프 센서 잡음의 주요 원인이 되는 quadrature error를 효과적으로 제거하기 위한 회로 구조를 사용하였고, 0.18um CMOS공정을 이용하여 0.01dps/${\sqrt{Hz}}$의 자이로스코프 센서 잡음밀도를 가지는 IC를 제작하였다.

• 한국광학회지
• /
• 제32권2호
• /
• pp.68-78
• /
• 2021

측면 360° 조명을 위한 6개의 LED (light emitting diode)로 구성된 조명계가 부착된 캡슐내시경용 초소형 반사굴절식 전방위 광학계를 설계하고 성능을 평가하였다. 이 광학계의 총 길이, 전장길이, 반화각(HFOV: half field of view), F-수는 각각 14.3 mm, 8.93 mm, 51°~120°, 3.5로 설계되었다. 이 전방위 광학계는 0.1 megapixels의 CMOS (complementary metal-oxide-semiconductor) 센서를 사용하였으며, LED 조명계는 한 개당 0.25 lm의 LED 6개를 사용하여 광축을 따라 놓여 있는 내장의 내벽을 조명하도록 하였다. 이 결과, 최적화 설계된 광학계의 변조전달함수 0.3에서의 공간주파수, 나이퀴스트 주파수인 44 lp/mm와 0.3의 변조전달함수에서 공차에 따른 누적확률, 초점심도는 각각 130 lp/mm, 95%, -0.097 mm~+0.076 mm이다. 또한 광학계의 시야각 범위 내에서 LED 조명계에 의한 광축으로부터 물체거리가 15 mm인 내장의 내벽에서의 시뮬레이션된 조도는 최소 315 lx~최대 725 lx로 내장의 내벽을 촬영할 수 있는 조도와 가시도임을 알 수 있다.

• 센서학회지
• /
• 제28권1호
• /
• pp.41-46
• /
• 2019

In order to develop novel thermal imaging materials for microbolometer applications, $[(Ni_{0.3}Mn_{0.7})_{1-x}Cu_x]_3O_4$ ($0.18{\leq}x{\leq}0.26$) thin films were fabricated using metal-organic decomposition. Effects of Cu content on the electrical properties of the annealed films were investigated. Spinel thin films with a thickness of approximately 100 nm were obtained from the $[(Ni_{0.3}Mn_{0.7})_{1-x}Cu_x]_3O_4$ films annealed at $380^{\circ}C$ for five hours. The resistivity (${\rho}$) of the annealed films was analyzed with respect to the small polaron hopping model. Based on the $Mn^{3+}/Mn^{4+}$ ratio values obtained through x-ray photoelectron spectroscopy analysis, the hopping mechanism between $Mn^{3+}$ and $Mn^{4+}$ cations discussed in the proposed study. The effects of $Cu^+$ and $Cu^{2+}$ cations on the hopping mechanism is also discussed. Obtained results indicate that $[(Ni_{0.3}Mn_{0.7})_{1-x}Cu_x]_3O_4$ thin films with low temperature annealing and superior electrical properties (${\rho}{\leq}54.83{\Omega}{\cdot}cm$, temperature coefficient of resistance > -2.62%/K) can be effectively employed in applications involving complementary metal-oxide semiconductor (CMOS) integrated microbolometer devices.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.755-758
• /
• 2014

본 논문에서는 고해상도를 위한 고성능 HEVC(High Efficiency Video Coding) 디블록킹 필터 하드웨어 구조를 제안한다. 제안하는 하드웨어 구조는 필터링 수행시간 단축과 게이트 수 감소를 위한 효율적인 필터링 순서 및 메모리 구조를 가진다. 제안하는 필터링 순서는 전처리 단계에서 단일 포트 SRAM에 데이터를 저장할 때 발생하는 지연시간을 감소시켰고, 고해상도 영상의 실시간 처리를 위해 4단 파이프라인 구조와 10개의 메모리 구조로 설계하였다. 제안하는 메모리 구조는 단일 포트 SRAM을 접근하면서 발생하는 해저드 문제를 해결하였다. 또한 필터링 수행시간을 단축하기 위해 두개의 필터를 사용하여 병렬처리 구조로 구현하였으며, 저전력 하드웨어 구조를 위해 클록 게이팅 구조로 설계하였다. 본 논문에서 제안하는 디블록킹 필터 부호화기 하드웨어는 Verilog HDL로 설계 하였으며, TSMC $0.18{\mu}m$ CMOS 표준 셀 라이브러리를 이용하여 합성한 결과 100k개의 로직 게이트로 구현되었다. 또한, 동작 주파수는 150MHz에서 4K 해상도인 $4096{\times}2160@30$ 처리가 가능하다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.271-274
• /
• 2014

본 논문에서는 UHD급 영상의 실시간 처리를 위한 고성능 HEVC(High Efficiency Video Coding) SAO(Sample Adaptive Offset) 부호화기의 효율적인 하드웨어 구조를 제안한다. SAO는 HEVC에서 새롭게 채택된 루프 내 필터 기술 중 하나이다. 본 논문에서 제안하는 SAO 부호화기 하드웨어 구조는 메모리 접근 최소화 및 화소들의 처리를 간소화하기 위해 three-layered buffer를 사용한다. 또한 연산시간 및 연산량을 줄이기 위해서 4개의 화소들을 병렬적으로 에지 오프셋과 밴드 오프셋으로 분류하며, 화소들의 분류와 SAO 파라메터 적용을 2단계 파이프라인 구조로 구현하고, 하드웨어 면적을 줄이기 위해서 덧셈과 뺄셈, 쉬프트 연산, 그리고 재귀 비교기만을 사용한다. 본 논문에서 제안하는 SAO 부호화기 하드웨어 구조는 Verilog HDL로 설계하였으며, TSMC $0.18{\mu}m$ CMOS 표준 셀 라이브러리를 사용하여 합성한 결과 약 180k개의 게이트로 구현되었다. 또한, 110MHz의 동작주파수에서 4K UHD급 해상도인 $4096{\times}2160@30fps$의 실시간 처리가 가능하다.

• 정보보호학회논문지
• /
• 제17권1호
• /
• pp.11-20
• /
• 2007

몽고메리 곱셈 방법을 이용한 고속 연산은 RSA 암호 시스템의 설계에 중요한 부분을 차지한다. 몽고메리 곱셈은 두번의 덧셈 연산으로 구성되며 CSA를 이용한 방법과 RBA를 이용한 방법이 있다. CSA의 경우 4-2 CSA 또는 5-2 CSA를 이용하여 구현하며, RBA의 경우 기존 이진 방법과 달리 잉여 이진체계를 이용한다는 특징을 가진다. [1] 에서는 기존의 RBA와 다른 새로운 이진 체계와 하드웨어 구조를 제안하고 몽고메리 곱셈에 적용하였다. 본 논문에서는 [1] 에서 제안한 RBA의 로직 구조를 재구성하여 시간 복잡도 뿐만 아니라 결합기가 필요하지 않도록 구성하여 공간 복잡도를 크게 줄였다. 또한 입 출력 값을 변형시켜 지수승 연산에 적합하도록 설계하였다. 그 결과 제안하는 RBA는 삼성 STD130 $0.18{\mu}m$ 1.8V 표준 셀 라이브러리에서 지원하는 게이트들을 사용하여 설계하는 환경에서, 기존의 4-2 CSA 보다 공간과 시간 복잡도를 각각 18.5%와 25.24%를, 기존의 RBA 보다 6.3%와 14%를 감소시킨다. 또한 [1] 의 RBA와 비교시 44.3%, 2.8%의 감소된 복잡도를 갖는다.

• 정보보호학회논문지
• /
• 제16권4호
• /
• pp.33-41
• /
• 2006

RSA 암호 시스템은 IC카드, 모바일 시스템 및 WPKI, 전자화폐, SET, SSL 시스템 등에 많이 사용된다. RSA는 모듈러 지수승 연산을 통하여 수행되며, Montgomery 곱셈기를 사용하는 것이 효율적이라고 알려져 있다. Montgomery 곱셈기에서 임계 경로 지연 시간(Critical Path Delay)은 세 피연산자의 덧셈에 의존하고 캐리 전파를 효율적으로 처리하는 문제는 Montgomery 곱셈기의 효율성에 큰 영향을 미친다. 최근 캐리 전파를 제거하는 방법으로 캐리 저장 덧셈기(Carry Save Adder, CSA)를 사용하는 연구가 계속 되고 있다. McIvor외 세 명은 지수승 연산에 최적인 CSA 3단계로 구성된 Montgomery 곱셈기와 CSA 2단계로 구성된 Montgomery 곱셈기를 제안했다. 시간 복잡도 측면에서 후자는 전자에 비해 효율적이다. 본 논문에서는 후자보다 빠른 연산을 수행하기 위해 캐리 전파 제거 특성을 가진 이진 부호 자리(Signed-Digit SD) 수 체계를 사용한다. 두 이진 SD 수의 덧셈을 수행하는 잉여 이진 덧셈기(Redundant Binary Adder, RBA)를 새로 제안하고 Montgomery 곱셈기에 적용한다. 기존의 RBA에서 사용하는 이진 SD 덧셈 규칙 대신 새로운 덧셈 규칙을 제안하고 삼성 STD130 $0.18{\mu}m$ 1.8V 표준 셀 라이브러리에서 지원하는 게이트들을 사용하여 설계하고 시뮬레이션 하였다. 그 결과 McIvor의 2 방법과 기존의 RBA보다 최소 12.46%의 속도 향상을 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2021년도 추계학술대회
• /
• pp.630-633
• /
• 2021

전달받은 음성신호를 전기신호로 바꾸어주는 마이크로폰은 라디오, 스마트 기기, 차량 등의 다양한 산업 분야에 널리 사용되어왔다. 최근 스마트폰 기술의 발달과 무선이어폰의 소형화에 따라 초소형 고감도 마이크로폰에 대한 요구가 증가하고 있다. 차세대 초소형 마이크로폰 시스템의 후보로 MEMS 센서가 개발되고 있으며 이를 지원하는 ROIC 대한 개발 또한 활발하다. 마이크로폰 시스템은 주변의 잡음뿐만 아니라, 함께 사용되는 전자회로의 잡음에 대해서도 민감하므로, 낮은 노이즈를 갖는 전원을 공급할 수 있는 전원장치와 노이즈를 최소화할 수 있는 설계 방법들이 필요하다. 이에 본 논문은 MEMS 마이크로폰 센서 모듈에 사용 가능한 낮은 전원 노이즈를 갖는 LDO(low drop output) 레귤레이터 IC 구조를 제안한다. 제안한 회로는 2.0~3.6V를 공급받아 1.3V의 출력을 내보낼 수 있으며 라이트 로드에서 10mA까지 드라이브할 수 있다. 제안하는 LDO는 1.2mV/V의 line regulation, 0.63mV/mA의 load regulation 특성을 가지며 20Hz~20kHz까지 누적 적분 출력 잡음은 13uV 이하의 특성을 가진다. TSMC 180nm 공정으로 post layout simulation을 진행하였으며 설계한 칩의 면적은 325㎛ × 165㎛다.

• 한국의학물리학회지:의학물리
• /
• 제26권4호
• /
• pp.215-222
• /
• 2015

본 연구에서는 단일 비산란 그리드 및 다색광 x-선원을 이용하여 위상대조 x-선 영상을 용이하게 구현할 수 있는 새로운 방법을 제안한다. 제안된 신기법의 개념 입증을 위해 집속형 선형 그리드(200 lines/inch 선 밀도), 마이크로 초점 x-선관(${\sim}5{\mu}m$ 초점크기), CMOS형 평판형 검출기($48{\mu}m$ 픽셀 크기)로 실험장치를 구성하였으며, 한 번의 x-선 촬영($90kV_p$, 0.1 mAs)으로 감약대조 x-선 영상과 향상된 가시성을 지진 산란 x-선 영상 및 차분 위상대조 x-선 영상을 Fourier변조복원 기법을 적용하여 성공적으로 분리 획득하였다. 더 나아가, 감약대조 x-선 영상과 산란 x-선 영상을 합성함으로써 일반 감약대조 x-선 영상에서는 명확하게 볼 수 없는 샘플의 미세 구조를 보다 선명하게 나타냄을 확인하였다. 본 논문에서 제안한 단일 비산란 그리드 기반 위상대조 x-선 영상화 기법은 실험 구성 및 절차가 단순하고 새로운 대조도에 기반한 산란 및 위상대조 x-선 영상을 동시에 제공하기 때문에 차세대 x-선 영상화 신기법으로 다양한 응용분야에서 용이하게 적용될 수 있을 것으로 전망한다.