• Journal of Information Processing Systems
• /
• 제13권5호
• /
• pp.1382-1396
• /
• 2017

In this paper, we analyze a recently proposed semi-fragile watermarking scheme based on local binary pattern (LBP) operators, and note that it has a fundamental flaw in the design. In this work, a binary watermark is embedded into image blocks by modifying the neighborhood pixels according to the LBP pattern. However, different image blocks might have the same LBP pattern, which can lead to false detection in watermark extraction process. In other words, one can modify the host image intentionally without affecting its watermark message. In addition, there is no encryption process before watermark embedding, which brings another potential security problem. To illustrate its weakness, two special copy-paste attacks are proposed in this paper, and several experiments are conducted to prove the effectiveness of these attacks. To solve these problems, an improved semi-fragile watermarking based on LBP operators is presented. In watermark embedding process, the central pixel value of each block is taken into account and Arnold transform is adopted to guarantee the security of watermark. Experimental results show that the improved watermarking scheme can overcome the above defects and locate the tampered region effectively.

• 한국인터넷방송통신학회논문지
• /
• 제19권2호
• /
• pp.103-109
• /
• 2019

ICT 기술이 발달로 인하여 주변에 존재하는 사물들을 네트워크로 연결하고, 사물에 대한 정보를 이용하여 다양한 분야에서 활용하기 위한 IoT 환경이 주목받고 있으며, 보안 위협 또한 증가하는 추세이다. IoT 환경에서 증가되는 보안 문제를 해결하기 위해 민간 분야에서 인증서, 암호화, 해쉬연산, 블록체인 등을 활용한 방법들을 연구하고 있으나, 디바이스 간의 성능 격차를 극복하고 다양한 장치에서 호환성을 가지는 보안인증 방식은 현재까지 구체화 되어 제안되고 있지 않은 상황이다. 본 논문에서는 IoT 장치 환경에 따른 영향을 최소화하여 호환성을 폭넓게 확보할 수 있는 인증 방식을 제안하고자 한다.

• 정보보호학회논문지
• /
• 제11권5호
• /
• pp.85-96
• /
• 2001

본 논문에서는 포화 공격(saturation attack)을 SKIPJACK에 적응해 본다. 우리가 제시하는 포화 공격의 핵심은 SKIPJACK에 대한 16라운드 distinguisher의 구성 방법에 있으며 이것은 18라운드(5~22)와 23라운드(5~27) SKIPJACK에 대한 공격을 가능하게 한다. 또한 16라운드 distinguisher를 기반으로 하여 20라운드 distinguisher를 구성할 수 있는데 이것은 22라운드(1~22)와 27라운드(1~27) SKIPJACK에 대한 공격을 가능하게 한다. 27라운드 SKIPJACK에 대한 공격에 필요한 선택 평문은 $2^{50}$개이며 이 때의 공격 복잡도는 3\cdot 2^{75}$이다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제16권3호
• /
• pp.947-971
• /
• 2022

The Electronic Medical Record (EMR) is a valuable source of medical data intelligence in e-health systems. The watermarking techniques have been used to authenticate the owner and protect the EMR from illegal copying. The existing distributive strategies, successfully operated to secure the EMR, are found to be inadequate. Blockchain technology, mainly, is employed by a sharing database that allows the digital crypto-currency. It rapidly leads to the magnified expectations acme. In this excitement, the use of consortium adopting the technology based on Blockchain, in the EMR structure, is found improving. This type of consortium adds an immutable share with a translucent record of the entire business and it is accomplished with responsibility, along with faith and transparency. The combination of watermarking and Blockchain technology provides a singular chance to promote a secured, trustworthy electronic documents administration to share with the e-records system. The authors, in this article, present their views on consortium Blockchain technology which is incorporated in the EMR system. The ledger, used for the distribution of the block structure, has team healthcare models based on dissimilar multiple image watermarking techniques.

• 한국정보통신학회논문지
• /
• 제20권6호
• /
• pp.1163-1170
• /
• 2016

본 논문은 ISO/IEC 29192-2 경량 암호 표준으로 지정된 초경량 블록암호 알고리듬 PRESENT의 하드웨어 구현에 대해 기술한다. PRESENT 암호 프로세서는 80, 128비트의 마스터키 길이와 ECB, CBC, OFB, CTR의 4가지 운영모드를 지원하도록 설계되었다. 마스터키 레지스터를 갖는 on-the-fly 키 스케줄러가 포함되어 있으며, 저장된 마스터키를 사용하여 평문/암호문 블록의 연속적인 암호/복호화 처리가 가능하다. 경량화 구현을 위해 80, 128 비트의 키 스케줄링 회로가 공유되도록 최적화하였다. 라운드 블록을 64 비트의 데이터 패스로 설계하여 암호/복호화의 라운드 변환이 한 클록 사이클에 처리되도록 하였다. PRESENT 암호 프로세서를 Virtex5 FPGA로 구현하여 정상 동작함을 확인하였다. $0.18{\mu}m$ 공정의 CMOS 셀 라이브러리로 합성을 한 결과, 8,100 gate equivalents(GE)로 구현되었으며, 최대 454 MHz의 클록 주파수로 동작하여 908 Mbps의 처리율을 갖는 것으로 평가되었다.

• 한국통신학회논문지
• /
• 제28권11A호
• /
• pp.936-944
• /
• 2003

본 논문에서는 FPGA (Field Programmable Gate Array)에 사용될 수 있는 AND/XOR기반의 기술적인 매핑 기법이 제안되었다. FPGA에서는 프로그램 블록들의 숫자가 정해져 있기 때문에 적절한 수의 입력을 가진 블록으로 회로를 나눌 수 있으면 효과적인 구현이 가능하다. Davio Expansion에 기반한 제안된 기법은 Davio Expansion 자체가 AND/XOR의 성질을 가지고 있기 때문에 XOR를 많이 포함하고 있는 에러 검출/수정, 데이터 암호/해독, 산술 회로 등을 구현하기 매우 용이하다. 본 논문에서는 제안된 기법을 이용할 때 구현되는 면적뿐만 아니라 속도도 현저히 저하될 수 있음을 MCNC 벤치마크를 이용하여 증명하였다. 면적이 줄어듦을 보이기 위하여 CLB (Configurable Logic Block) 숫자와 총 게이트 숫자가 이용되었다. CLB 숫자는 67.6 % (속도로 최적화 된 결과)와 57.7 % (면적으로 최적화 된 결과) 만큼 감소되었고 총 게이트 숫자는 65.5 %만금 감소되었다. 속도관련 결과를 확인하기 위해 사용된 최대 Path Delay는 현재 사용되고 있는 방법들에 비해 56.7 %만큼 감소되었고 최대 Net Delay는 80.5% 만큼 감소되었다.

• 한국정보통신학회논문지
• /
• 제10권7호
• /
• pp.1237-1245
• /
• 2006

본 논문에서는 대한민국 표준 암호 알고리즘인 ARIA를 하드웨어로 구현하였다. 하드웨어는 ASIC 이나 코어-기반 설계와 같은 여러 응용분야에 적합하도록 범용적으로 구현되었다. ARIA 알고리즘은 하나의 라운드 함수 블록과 하나의 키 생성 블록만을 구현하여 순차적으로 사용되도록 하였다. ARIA 알고리즘은 하드웨어나 소프트웨어적인 부가요소없이 단일 칩에서 동작 가능하게 설계되었다. 구현한 회로는 Altera사의 FPGA인 EPXAlOF1020Cl에서 19%의 자원을 사용함을 확인하였고, 36.35MHz의 클록 주파수에서 암호화 및 복호화시 최대 31O.3Mbps 로 동작하였다. 따라서 설계한 ARIA 하드웨어는 다수의 사용자를 대상으로 하거나 많은 양의 데이터 전송이 이루어져야 하는 전자상거래,이동통신,네트워크보안,자료의 저장 등의 여러 분야에서 활용될수 있을 것으로 생각된다.

• 대한전자공학회논문지SD
• /
• 제42권4호
• /
• pp.29-36
• /
• 2005

본 논문은 2004년 12월 국내 표준(KS)으로 제정된 ARIA 암호 알고리듬의 하드웨어 구조를 처음으로 제안하고 있다. ARIA 암호 알고리듬은 알려진 공격에 대하여 안전하며, Involution SPN (Substitution Permutation Network)으로써 구조적 효율성도 높다. 1 cycle/round 구조로 갖는 제안된 ARIA 구조는 회로 크기를 줄이기 위해 s-box를 듀얼 포트 롬과 배럴 로테이터를 채택한 고속의 라운드 키 생성기를 포함하고 있다. 제안된 ARIA는 Xilinx VirtexE-1600 FPGA를 사용하여 구현하였고, 1,490 slices와 16 RAM 블록을 사용해서 437 Mbps의 성능을 낸다. 설계된 ARIA 블록을 검증하기 위해서 영상 데이터를 암호화(복호화)하여 통신하는 시스템을 개발하였다. 설계한 ARIA는 IC 카드뿐만 아니라 데이터 저장이나 인터넷 보안 규격(IPSec, TLS)과 같은 많은 데이터를 고속 처리가 필요한 응용에 적용될 수 있다.

• 한국콘텐츠학회논문지
• /
• 제4권4호
• /
• pp.71-78
• /
• 2004

교통체계의 구성요소에 다양한 첨단기술을 접목시켜 체계적이며 효율적인 교통제어를 위하여 차세대 지능형 교통시스템(ITS ; Intelligent Transportation Systems)을 구축, 운영하기 위하여 많은 연구와 개발이 이루어지고 있다. 이러한 ITS 응용서비스 중에서 요금의 자동결재가 요구되는 다양한 전자 지불 형태의 서비스에는 정당한 통신 실체들간에 인증이 반드시 요구되고 있다. 본 논문에서는 단거리 전용통신을 이용하여 고속도로에서의 톨 요금 자동 결재에 있어 인증 기능이 처리되는 차량 탑재 장치와 노변장치의 무선구간에서 차량의 이동 속도, 각 장치에서의 암호 기능 처리 또는 이를 관할하는 요금 정산 시스템 등에서의 제한된 처리 속도를 고려한 효율적인 인증 및 세션키 설정 프로토콜을 포함하는 암호 메커니즘과 이틀을 이용한 전자지불시스템의 구현 방안을 제시한다. 특히, 국내에서 개발한 인증메커니즘인 EC-KCDSA와 암호화를 위한 SEED 암호 기법을 이용하여 무선망의 하나인 DSRC 환경의 ITS 서비스에 적용이 가능함을 확인할 수 있게 되었다.

• 전기전자학회논문지
• /
• 제23권4호
• /
• pp.1321-1327
• /
• 2019

본 논문에서는 GF(p) 상에서 모듈러 제곱근 (MSQR) 연산의 효율적인 하드웨어 구현에 대해 기술한다. MSQR 연산은 타원곡선 기반의 EC-ElGamal 공개키 암호를 위해 평문 메시지를 타원곡선 상의 점으로 매핑하기 위해 필요하다. 본 논문의 방법은 NIST 표준으로 규정된 5가지 크기의 GF(p) 타원곡선을 지원하며, 192-비트, 256-비트, 384-비트 그리고 521-비트 크기의 Kobliz 곡선과 슈도 랜덤 곡선들은 모듈러 값의 특성을 기반으로 오일러 판정법을 적용하고, 224-비트 크기의 경우에는 Tonelli-Shanks 알고리듬을 간략화시켜 적용하였다. 제안된 방법을 ECC 프로세서의 32-비트 데이터 패스를 갖는 유한체 연산회로와 메모리 블록을 이용하여 구현하였으며, FPGA 디바이스에 구현하여 하드웨어 동작을 검증하였다. 구현된 회로가 50 MHz 클록으로 동작하는 경우에, 224-비트 슈도 랜덤 곡선의 경우에는 MSQR 계산에 약 18 ms가 소요되고, 256-비트 Kobliz 곡선의 경우에는 약 4 ms가 소요된다.