• 정보보호학회논문지
• /
• 제24권4호
• /
• pp.585-592
• /
• 2014

본 논문에서는 2013년 12월 18일에 국내표준(TTA-KO-12.0223)으로 제정된 블록암호 알고리즘 LEA(Lightweight Encryption Algorithm)[1]에 대한 UICC-16bit 상에서의 최적 구현에 대해 연구한다. LEA의 전체적인 구조를 설명하며, 키 스케줄 과정에서 고정된 상수를 통해 미리계산이 가능하여 효율성을 높일 수 있다는 점을 제시하며 이러한 개선된 키 스케줄링을 통하여 얻게되는 상수 table을 이용하여 UICC-16비트 상에 구현하였다. 또한 UICC-16bit 상에서 국내 표준 블록암호 ARIA와의 성능 비교를 통해 LEA블록암호의 우수성을 평가하였다.

• Journal of information and communication convergence engineering
• /
• 제3권4호
• /
• pp.201-204
• /
• 2005

Twofish is a 128-bit block cipher that accepts a variable-length key up to 256 bits. The cipher is a 16­round Feistel network with a bijective F function made up of four key-dependent 8-by-8-bit S-boxes, a fixed 4­by-4 maximum distance separable matrix over Galois Field$(GF (2^8)$, a pseudo-Hadamard transform, bitwise rotations, and a carefully designed key schedule. In this paper, the Twofish is modeled in VHDL and simulated. Hardware implementation gives much better performance than software-based approaches.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 1991년도 학술발표논문집
• /
• pp.194-203
• /
• 1991

This paper presents the hardware development of a secure modem system for personal computers. This system consists of a data encryption system and an existing modem. The algorithm of LUCIFER-type with block size of 64-bit is used for data encryption and Diffie-Hellman method is also employed for generation of the encryption key. We implement the system in hardware using the DSP56001.

• 한국정보통신학회논문지
• /
• 제21권10호
• /
• pp.1929-1934
• /
• 2017

경량 블록암호화 (Lightweight Encryption Algorithm, LEA)는 연산의 효율성과 높은 보안성으로 인해 가장 각광받고 있는 블록암호화 알고리듬이다. 해당 블록암호화는 실제 응용프로그램에서도 많이 사용되고 있으며 서비스 가용성을 높이기 위해 연산 성능을 개선하는 연구가 많이 진행되고 있다. 본 논문에서는 최신 ARMv8 프로세서 상에서 LEA 연산을 최적화하는 방안에 대해 제안한다. 구현은 새로운 SIMD 명령어 셋인 NEON을 통해 최적화되었으며 병렬화된 연산을 통해 동시에 24 번의 암호화 연산을 수행하도록 한다. 메모리 접근 횟수를 줄이기 위해 활용가능한 모든 NEON 레지스터에 중간 계산값을 할당하여 활용하였다. 해당 구현 결과는 속도 관점에서 평가되었으며 ARMv8 상에서 LEA 암호 구현은 Apple A7 그리고 Apple A9 프로세서 상에서 각각 2.4 cycles/byte 그리고 2.2 cycles/byte 안에 수행 가능함을 확인할 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.247-250
• /
• 2008

암호/복호 알고리즘이 서로 다른 RC6을 간단한 논리 연산과 회전 연산을 사용한 대칭한의 삽입으로 암호/복호를 같게 구현했다. 즉 RC6의 전체 라운드의 반은 RC6의 암호 알고리즘을 나머지 반은 RC6의 복호 알고리즘을 사용하고 암호와 복호 알고리즘 중간에 대칭 단을 넣어 암호/복호가 같은 개선된 RC6을 구현했다. 제안한 RC6 알고리즘은 기존의 RC6 알고리즘과 수행 속도에서는 거의 차이가 없고, 안전성은 대칭단의 삽입으로 차분 및 선형 분석에 필요한 높은 확률의 패스를 단절시켜 효과적인 분석을 어렵게 하고 있다. 제안한 알고리즘은 암호/복호가 다른 블록 암호 알고리즘에 간단히 적용하여 암호/복호가 같게 만들 수 있으며, 새로운 블록 암호 알고리즘의 설계에도 좋은 아이디어로 사용할 수 있다.

• 정보처리학회논문지B
• /
• 제15B권6호
• /
• pp.575-584
• /
• 2008

미디어의 전송시 네트워크의 상황에 따라 통신망의 과부하가 발생할 수 있으며, 이를 줄이기 위해서 필터링, 부하 분산기법, 막힘 제어 기법, 프레임 드로핑 등의 많은 연구가 진행되었다. 이들 중 효과적인 방법은 동영상의 비트율을 조절하기 위해 특정 비디오 프레임을 제거함으로써 대역폭의 감소를 가능하게 하는 프레임 드로핑(Frame dropping)이다. 프레임 드로핑은 프레임 간의 종속성이 가장 적은 B 프레임을 먼저 제거하고 종속성의 관계에 따라 I, P 프레임 순서대로 제거한다. 본 논문에서는 MPEG-4 미디어의 전송에 프레임 드로핑을 적용 하였으며 이때 암호화를 통하여 저작권을 보호할 수 있는 방법을 제안한다. 이를 위하여 서버에 저장되어있는 프레임 드로핑 이 이미 적용된 파일을 클라이언트에게 전송하는 방법과 서버에 저장되어있는 미디어 파일을 클라이언트에게 전송시 실시간으로 프레임 드로핑하는 두 가지 방법을 설계 구현 하였다. MPEG-4 데이터의 암호화에는 3가지 방법을 제안하였다: I-VOP내의 매크로 블록(Macro block) 암호화, P-VOP내의 매크로 블록과 모션벡터 암호화(Motion Vector), I-VOP내의 매크로블록과 P-VOP내의 모션벡터 암호화. MPEG-4 미디어의 전송시, 최적의 방법을 선택하기 위해 드로핑, 암호화, 복호화 및 영상의 품질을 비교하였으며 드로핑 후에도 원래의 영상과 큰 차이가 없었다. 암호화와 복호화에서는 I-VOP와 P-VOP를 모두 암호화 하였을 때가 가장 성능이 좋았다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.125-128
• /
• 2011

본 논문에서는 한국기술표준원(KATS)과 국제표준화기구(ISO/IEC)에 의해 표준으로 채택된 블록암호 알고리즘 HIGHT의 효율적인 하드웨어를 구현하였다. HIGHT 알고리듬은 USN과 RFID와 같은 유비쿼터스 환경에 적합하도록 개발되었으며, 128 비트 마스터 키를 사용하여 64 비트 평문을 64 비트 암호문으로, 또는 그 역으로 변환한다. 저면적과 저전력 구현을 위해 암호화 및 복호화를 위한 라운드 변환 블록과 키 스케줄러의 하드웨어 자원이 공유되도록 설계 최적화를 하였다. $0.35-{\mu}m$ CMOS 표준 셀 라이브러리를 이용한 합성결과, HIGHT64 코어는 3,226 게이트로 구현되었으며, 80-MHz@2.5-V로 동작하여 150-Mbps의 성능을 갖는 것으로 평가되었다.

• Journal of Information Processing Systems
• /
• 제18권1호
• /
• pp.59-74
• /
• 2022

During the last decade, the security of digital images has received considerable attention in various multimedia transmission schemes. However, many current cryptosystems tend to adopt a single-layer permutation or diffusion algorithm, resulting in inadequate security. A hierarchical bilateral diffusion architecture for color image encryption is proposed in response to this issue, based on a hyperchaotic system and DNA sequence operation. Primarily, two hyperchaotic systems are adopted and combined with cipher matrixes generation algorithm to overcome exhaustive attacks. Further, the proposed architecture involves designing pixelpermutation, pixel-diffusion, and DNA (deoxyribonucleic acid) based block-diffusion algorithm, considering system security and transmission efficiency. The pixel-permutation aims to reduce the correlation of adjacent pixels and provide excellent initial conditions for subsequent diffusion procedures, while the diffusion architecture confuses the image matrix in a bilateral direction with ultra-low power consumption. The proposed system achieves preferable number of pixel change rate (NPCR) and unified average changing intensity (UACI) of 99.61% and 33.46%, and a lower encryption time of 3.30 seconds, which performs better than some current image encryption algorithms. The simulated results and security analysis demonstrate that the proposed mechanism can resist various potential attacks with comparatively low computational time consumption.

• 한국정보통신학회논문지
• /
• 제20권7호
• /
• pp.1296-1302
• /
• 2016

경량 암호기술 표준인 ISO/IEC 29192-2에서 블록암호 표준으로 지정된 초경량 블록암호 알고리듬 PRESENT의 하드웨어 구현에 대해 기술한다. 암호 전용 코어와 암호/복호 기능을 갖는 두 종류의 PR80 크립토 코어를 80 비트의 마스터키를 지원하도록 설계하였다. 설계된 PR80 크립토 코어는 블록암호의 기본 ECB (electronic code book) 운영모드를 수행하며, 마스터키 재입력 없이 평문/암호문 블록들을 연속적으로 처리할 수 있도록 설계되었다. PR80 크립토 코어는 Verilog HDL을 사용하여 소프트 IP로 설계되었으며, Virtex5 FPGA에 구현하여 정상 동작함을 확인하였다. 설계된 코어를 $0.18{\mu}m$ 공정의 CMOS 셀 라이브러리로 합성한 결과, 암호 전용 코어와 암호/복호 코어는 각각 2,990 GE와 3,687 GE로 구현되어 적은 게이트를 필요로 하는 IoT 보안 응용분야에 적합하다. 암호 전용 코어와 암호/복호 코어의 최대 동작 주파수는 각각 500 MHz와 444 MHz로 평가되었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.165-168
• /
• 2000

A hardware architecture to implement the SEED block cipher algorithm into one chip is described. Each functional unit is designed with VHDL hardware description language and synthesis tools. The designed hardware receives a 128-bit block of plain text input and a 128-bit key, and generates a 128-bit cipher block after 16-round operations after 8 clocks. The encryption time is within 20 nsec.