• 대한전자공학회논문지SP
• /
• 제41권1호
• /
• pp.47-56
• /
• 2004

본 논문에서는 여러 개의 비디오 객체를 부호화할 때 기존의 MPEC-4 VM5알고리즘에 비해 부호화 성능을 향상시키면서 고정 비트율을 지원하는 새로운 알고리즘을 기술한다. 특히, 부호화되는 객체와 건너뛰어지는 객체의 왜곡을 예측하는 비트율-왜곡 모델을 제시하고, 부호화 성능을 향상시키기 위해 시간적-공간적 절충을 고려한 부호화 모드와 버퍼를 제어하는 방법을 제안한다. 본 논문에서 제안된 객체 기반의 비트율 제어 방법은 넓은 범위의 비트율에서 향상된 성능을 보이며, 목표 비트율에 근접한 압축 비트열을 발생하고, 버퍼 상태를 안정적으로 조절하기 때문에 버퍼 넘침과 버퍼 결핍 현상이 발생하지 않는다.

• 한국전자파학회논문지
• /
• 제18권8호
• /
• pp.970-976
• /
• 2007

본 논문에서는 2비트 시그마-델타 변조기를 도입한 새로운 구조의 폴라 트랜스미터에 대해 논의한다. 제안된 구조에서는 2비트 시그마-델타 변조 방식을 도입하여 양자화 잡음을 낮추도록 하였다. 전력 증폭기는 2비트 디지털 처리된 진폭 신호를 받아들이기 위하여 2진법의 형태로 분할되도록 고안되었다. 새로운 구조의 폴라 트랜스미터를 EDGE 시스템에 적용하여 시뮬레이션 한 결과, 전체 전송 대역에서 스펙트럼 특성이 개선되는 것을 확인할 수 있었다. 2비트 변조기에 세밀한 양자화 방식을 적용함으로써 오버 샘플링 비가 2배 이상 증가한 정도의 잡음 감소 특성을 얻을 수 있었고 오버 샘플링 비를 증가시키지 않고도, 트랜스미터 출력 신호의 주파수 잡음을 10dB 이상 낮출 수 있었다. 또한, 전력 증폭기를 2진법으로 분할한 결과 다이나믹 영역이 5dB 정도까지 증가하는 효과를 얻었다.

• 융합정보논문지
• /
• 제11권9호
• /
• pp.124-129
• /
• 2021

본 연구는 시간-보간법을 적용한 FLASH analog-to-digital converter (ADC)에 관한 것이다. 시간-보간법은 기존의 FLASH ADC에서 요구되는 전압영역 비교기의 개수를 줄일 수 있으며 이 따른 전력 소모 및 칩 면적의 절약을 기대할 수 있다. 본 연구에서는 5-bit, 즉 31개의 양자화 레벨을 갖는 ADC를 설계 및 구현하였으며, 16개의 양자화 레벨은 기존의 전압영역 비교기 방식을 유지하고, 나머지 15개의 양자화 레벨은 시간영역 비교기를 통하여 처리되도록 구성하여, 기존 5-bit FLASH ADC 대비 전압영역 비교기의 숫자를 48.4% 줄일 수 있었다. 시제품은 14 nm Fin Field-effect transistor (FinFET) 공정으로 제작되었으며 구현면적은 0.0024 mm², 전력소모는 0.8 V 전원전압에서 0.82 mW로 측정되었으며, 400 MS/s의 변환속도 21 MHz 정현파 입력에 대하여 ADC는 28.03 dB의 신호-대-잡음비 (SNDR), 즉 4.36 유효비트(ENOB)의 성능을 보였다.

• 대한원격탐사학회지
• /
• 제30권1호
• /
• pp.137-147
• /
• 2014

세계 최초의 정지궤도 해양관측위성인 천리안 해양관측위성(Geostationary Ocean Color Imagers;GOCI)의 자료 품질을 유지하면서도 용량을 줄임으로써 자료 배포 서비스를 향상시키기 위한 방법을 검토하였다. 레벨-2 자료는 압축만으로도 약 92.9%의 용량 절약을 할 수 있지만, 레벨-1 자료는 압축으로 인한 용량 절약이 약 20.7%에 그치기 때문에 또 다른 접근 방식이 필요하였다. 이 연구에서는 위성 영상 자료의 양자화 비트 수(12비트)가 레벨-1 자료의 픽셀 당 비트 수(32비트)보다 작게 설정되어 있다는 점에 착안하여, 레벨-1 자료에 대해 최적화된 픽셀 당 비트 수를 찾고자 하였다. $R^2$와 변조전달함수(Modulation Transfer Function, MTF)를 이용한 실험 결과, 레벨-1 자료의 픽셀 당 비트 수를 14비트까지 줄이더라도 위성 영상자료의 품질 저하가 없다는 것을 정량적으로 확인하였다. 또한, Ns2 (Network Simulator 2)를 이용한 네트워크 평가 결과, 레벨-1 자료의 경우 픽셀 당 비트 수를 14비트까지 줄였을 때 배포시간을 약 57.7% 줄일 수 있었고, 레벨-2 자료의 경우 압축을 이용하여 92.9%까지 파일 크기를 줄였을 때 배포시간을 약 92.5% 줄일 수 있었다.

• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.1006-1011
• /
• 2018

본 논문은 멀티비트 플라잉 커패시터의 전압제어를 이용한 3-레벨 벅 변환기를 제안한다. 기존의 3-레벨 벅 변환기는 플라잉 커패시터 전압을 제어하지 못하여 동작이 불안정하거나 플라잉 커패시터 전압을 제어하는 회로가 PWM방식에 적용되지 못하는 문제가 있었다. 또한 부하전류에 증가할 때 인덕터 전압에 오차가 발생하였다. 본 논문에서 제안하는 구조는 입력이 4개인 차동증폭기와 공통모드 피드백 회로를 이용하여 PWM모드에서 플라잉 커패시터 전압을 제어할 수 있다. 또한 3비트 플라잉 커패시터 전압 제어회로를 제안하여 부하전류에 따른 3-레벨 벅 변환기의 동작을 최적화할 수 있으며 슈미트 트리거 회로를 이용한 삼각파 생성 회로를 제안하였다. 제안하는 3-레벨 벅 변환기는 $0.18{\mu}m$ CMOS 공정으로 설계되었으며 2.7~3.6V의 공급 전압 범위와 0.7V~2.4V의 출력 전압 범위를 갖는다. 동작 주파수는 2MHz, 부하전류 범위는 30mA~500mA이며 출력 전압 리플은 최대 32.5mV로 측정되었다. 측정 결과 130mA의 부하전류에서 약 85%의 최대 전력변환 효율을 보인다.

• 한국통신학회논문지
• /
• 제39C권5호
• /
• pp.447-455
• /
• 2014

본 논문에서는 무안경식 3차원 영상처리 기법 중 대표적인 집적 영상 기법을 고려하여 전송 에러를 극복하여 영상 품질을 향상시키는 우선순위 전송 기법을 제안한다. 집적 영상의 각 복셀을 구성하고 있는 픽셀들의 유사성에 기반하여 전송 우선순위를 다르게 설정하고 이에 따라 변조 방식을 다르게 적용한다. 즉, 복셀을 구성하는 해당 픽셀들의 분산값이 작은 경우에는 높은 우선순위를 부여하여 에러에 강인한 특성을 갖는 변조 레벨을 사용하여 전송하고, 복셀을 구성하는 해당 픽셀의 분산값이 큰 경우에는 낮은 우선순위를 부여하여 에러율은 높아지지만 빠른 전송률을 제공하는 변조 기법을 사용하여 전송한다. 우선순위의 구분 없이 동일한 변조 레벨을 사용하는 기존 방식 대비, 우선순위가 높은 중요한 영상 데이터 비트열에 에러에 강인한 변조 레벨을 적용한 제안 방식의 경우에 수신 영상의 peak to sidelobe ratio (PSR)이 개선됨을 확인할 수 있다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제32권3호
• /
• pp.227-235
• /
• 2005

임베디드 시스템에서는 메모리와 에너지의 소비가 중요한 관심사 중 하나이다. 메모리와 에너지의 소비를 줄이기 위해 32비트의 ARM 프로세서는 16비트 Thumb 명령어 세트를 지원한다. 주어진 응용프로그램에 대해 Thumb 코드는 일반적으로 ARM 코드보다 코드 사이즈가 작지만, 실행속도는 느리다. 코드 사이즈가 작으면서도 실행속도가 느리지 않은 코드를 생성하기 위한 방법으로 Krishnaswarmy는 응용프로그램에 대한 프로파일 정보를 이용하여 모듈 수준에서 ARM과 Thumb 명령어 세트를 선택하는 알고리즘을 고안했다. 이 알고리즘은 작은 성능 손실로도 상당한 코드 사이즈 감소 효과를 갖지만, 명령어 세트가 모듈 수준에서 선택되기 때문에 Thumb 코드로 컴파일 하면 코드 사이즈를 줄일 수 있는 함수들도 ARM 코드로 컴파일 되어, 추가적인 코드 사이즈 감소의 기회를 잃게 되는 문제점을 갖고 있다. 본 논문에서는 ARM과 Thumb 코드가 혼합된 코드 사이즈의 감소를 이끌어내기 위해 함수 수준에서 프로파일(Profile) 정보를 이용한 명령어 세트 선택 알고리즘을 제안했다. 우리는 성능에서의 페널티는 없이 2.7％의 코드 사이즈를 추가로 줄일 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.329-332
• /
• 2000

This paper proposed resource allocation algorithm for the minimum power consumption of functional unit in high level synthesis process as like DSP which is circuit to give many functional unit. In this paper, the proposed method though high level simulation find switching activity in circuit each functional unit exchange for binary sequence length and value bit are logic one value. To used the switching activity find the allocation with minimal power consumption, the proposed method visits all control steps one by one and determines the allocation with minimal power consumption at each control step.

• 대한전자공학회논문지SD
• /
• 제44권11호
• /
• pp.1-8
• /
• 2007

본 논문에서는, 무선 통신 응용을 위한 광대역 연속시간 시그마-델타 모듈레이터를 130nm CMOS공정으로 구현하였다. 제안된 양자화 레벨을 효율적으로 조절할 수 있는 적응성 양자화기를 사용하여, 작은 크기의 입력에 대해서 SNR의 이득을 볼 수 있었다. 모듈레이터는 전력 소모를 줄이기 위해 2차 루프 필터로 구성되어 있고, 지터에 의한 영향을 줄이고 높은 선형성을 보장하기 위해 4 비트 양자화기, DAC를 사용하였다. 설계된 회로는 320MHz 샘플링 주파수에서 동작하며 10MHz 입력 대역에서 30mW의 전력을 소모하고 최대 SNR 51.36dB를 얻었다.

• 전자공학회논문지
• /
• 제53권11호
• /
• pp.9-14
• /
• 2016

홀로그래픽 데이터 저장장치 (HDSS)는 한 픽셀에 1비트 이상의 데이터를 저장 가능하며 전송 속도 및 저장 용량을 증가시키는 장점이 있다. 하지만 2차원적으로 생기는 인접 심볼 간의 간섭 (ISI) 및 페이지 간의 간섭 (IPI)이 발생한다. 본 논문에서는 홀로그래픽 데이터 저장장치에서 부호율이 1.33 bit/pixel이면서 코드워드의 밀도가 균일한 부호를 제안하였다. 제안된 저밀도 ON 픽셀 4/6 2차원 균형 변조부호는 기존의 2/3, 6/9 변조부호와 비교하여 비슷한 성능을 보이지만, 한 페이지에 기록되는 ON 픽셀의 비율을 낮춤으로써 체적 내에 페이지 수를 늘려 저장 용량을 증가시킬 뿐만 아니라 코드워드의 밀도가 균일하여 인접 페이지 간의 간섭을 줄일 수 있다.