Journal of IKEEE (전기전자학회논문지)

Institute of Korean Electrical and Electronics Engineers (한국전기전자학회)
권호 표지
DOI QR코드

DOI QR Code

Three Level Buck Converter Utilizing Multi-bit Flying Capacitor Voltage Control

멀티비트 플라잉 커패시터의 전압제어를 이용한 3-레벨 벅 변환기

  • Received : 2018.12.06
  • Accepted : 2018.12.20
  • Published : 2018.12.31
Download PDF
⟨ Previous Next ⟩

Abstract

This paper proposes a three level buck converter utilizing multi-bit flying capacitor voltage control. The conventional three-level buck converter can not control the flying capacitor voltage, so that the operation is unstable or the circuit for controlling the flying capacitor voltage can not be applied to the PWM mode. Also when the load current is increased, an error occurs in the inductor voltage. The proposed structure can control the flying capacitor voltage in PWM mode by using differential difference amplifier and common mode feedback circuit. In addition, this paper proposes a 3bit flying capacitor voltage control circuit to optimize the operation of the three level buck converter depending on the load current, and a triangular wave generation circuit using the schmitt trigger circuit. The proposed 3-level buck converter is designed in $0.18{\mu}m$ CMOS process and has an input voltage range of 2.7V~3.6V and an output voltage range of 0.7V~2.4V. The operating frequency is 2MHz, the load current range is 30mA to 500mA, and the output voltage ripple is measured up to 32.5mV. The measurement results show a maximum power conversion efficiency of 85% at a load current of 130 mA.

본 논문은 멀티비트 플라잉 커패시터의 전압제어를 이용한 3-레벨 벅 변환기를 제안한다. 기존의 3-레벨 벅 변환기는 플라잉 커패시터 전압을 제어하지 못하여 동작이 불안정하거나 플라잉 커패시터 전압을 제어하는 회로가 PWM방식에 적용되지 못하는 문제가 있었다. 또한 부하전류에 증가할 때 인덕터 전압에 오차가 발생하였다. 본 논문에서 제안하는 구조는 입력이 4개인 차동증폭기와 공통모드 피드백 회로를 이용하여 PWM모드에서 플라잉 커패시터 전압을 제어할 수 있다. 또한 3비트 플라잉 커패시터 전압 제어회로를 제안하여 부하전류에 따른 3-레벨 벅 변환기의 동작을 최적화할 수 있으며 슈미트 트리거 회로를 이용한 삼각파 생성 회로를 제안하였다. 제안하는 3-레벨 벅 변환기는 $0.18{\mu}m$ CMOS 공정으로 설계되었으며 2.7~3.6V의 공급 전압 범위와 0.7V~2.4V의 출력 전압 범위를 갖는다. 동작 주파수는 2MHz, 부하전류 범위는 30mA~500mA이며 출력 전압 리플은 최대 32.5mV로 측정되었다. 측정 결과 130mA의 부하전류에서 약 85%의 최대 전력변환 효율을 보인다.

Keywords

JGGJB@_2018_v22n4_1006_f0001.png 이미지

Fig. 1. Proposed three level buck converter block diagram. 그림 1. 제안하는 3-레벨 벅 변환기 블록 다이어그램

JGGJB@_2018_v22n4_1006_f0002.png 이미지

Fig. 2. Proposed flying capacitor voltage control circuit. 그림 2. 제안하는 플라잉 커패시터 전압 제어 회로

JGGJB@_2018_v22n4_1006_f0003.png 이미지

Fig. 3. Proposed multi-bit flying capacitor voltage control circuit. 그림 3. 제안하는 멀티비트 플라잉 커패시터 전압 제어 회로

JGGJB@_2018_v22n4_1006_f0004.png 이미지

Fig. 4. Proposed triangular wave generation circuit using schmitt trigger. 그림 4. 제안하는 슈미트 트리거를 이용한 삼각파 생성 회로

JGGJB@_2018_v22n4_1006_f0005.png 이미지

Fig. 5. Die photograph of the fabricated 3-level buck converter. 그림 5. 제작된 3-레벨 벅 변환기의 칩 사진

JGGJB@_2018_v22n4_1006_f0006.png 이미지

Fig. 6. Vout, Inductor current, D, DS, measurement waveform. 그림 6.Vout, 인덕터 전류, D, DS, 측정 파형

JGGJB@_2018_v22n4_1006_f0007.png 이미지

Fig. 7. Va, Vb, BCF, Vx measurement waveform. 그림 7. Va, Vb, BCF, Vx 측정 파형

JGGJB@_2018_v22n4_1006_f0008.png 이미지

Fig. 8. Vout, Vx measurement waveform according to 3bit flying capacitor voltage control with load current 300mA. 그림 8. 300mA의 부하전류에서의 3비트 플라잉 커패시터 전압제어에 따른 Vout, Vx 측정 파형

JGGJB@_2018_v22n4_1006_f0009.png 이미지

Fig. 9. Vout, Vx measurement waveform according to 3bit flying capacitor voltage control with load current 300mA. 그림 9. 300mA의 부하전류에서의 3비트 플라잉 커패시터 전압제어에 따른 Vout, Vx 측정 파형

JGGJB@_2018_v22n4_1006_f0010.png 이미지

Fig. 10. Power efficiency according to load current. 그림 10. 부하전류에 따른 전력 효율

Table 1. Comparison of performance. 표 1. 성능 비교

JGGJB@_2018_v22n4_1006_t0001.png 이미지

References

  1. Shivayogi Hiremath, Geng Yang, Kunal Mankodiya, "Wearable internet of things: Concept, architectural components and promises for person-centered healthcare," 2014 4th International Conference on Wireless Mobile Communication and Healthcare, pp.304-307. 2014.
  2. Uming Ko, "Ultra-low power SoC for wearable & IoT," VLSI Technology, Systems and Application (VLSI-TSA), International Symposium on, Hsinchu, Taiwan, 2016. DOI:10.1109/VLSI-TSA.2016.7480477
  3. Seung Wook Yoon, Boris Petrov, Kai Liu, "Advanced wafer level technology: Enabling innovations in mobile, IoT and wearable electronics," Electronics Packaging and Technology Conference (EPTC), pp.1-5 Singapore, Singapore, 2015. DOI:10.1109/EPTC.2015.7412320
  4. W. Kim, D. Brooks, and G.-Y. Wei, "A fully-integrated 3-level DC-DC converter for nanosecond-scale DVFS," IEEE J. Solid-State Circuits, vol.47, no.1, pp.206-219, 2012. DOI:10.1109/JSSC.2011.2169309
  5. J. Xue and H. Lee, "A 2 MHz 12-100 V 90% efficiency self balancing ZVS reconfigurable three-level DC-DC regulator with constant-frequency adaptive-on-time $V^2$ control and nanosecond-scale ZVS turn-on delay," IEEE J. Solid-State Circuits, vol.51, no.12, pp.2854-2866, 2016. DOI:10.1109/JSSC.2016.2606581
  6. X. Liu, C. Huang, and P. K. T. Mok, "A high-frequency three-level buck converter with real-time calibration and wide output range for fast-DVS," IEEE J. Solid-State Circuits, vol.53, no.2, pp.582-595, 2018. DOI:10.1109/JSSC.2017.2755683
  7. J. J. Chen, Y. S. Hwang, J. H. Chen, Y. T. Ku and C. C. Yu, "A new fast-response current-mode buck converter with improved $I^2$-controlled techniques," IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol.26, no.5, pp.903-911, 2018. DOI:10.1109/VLSI-DAT.2018.8373259
  8. C. Tao and A. A. Fayed, "A buck converter with reduced output spurs using asynchronous frequency hopping," IEEE Trans. Circuits Syst. II, vol.58, no.11, pp.709-713, 2011. DOI:10.1109/TCSII.2011.2164959