• 제목/요약/키워드: BJT

검색결과 124건 처리시간 0.024초

Static Induction Thyristor의 시동특성해석 (The Simplified Model For Switching Transient Characteristics Analysis Of SI Thyristor)

  • 이민근;박만수;고광철
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2006년도 제37회 하계학술대회 논문집 C
    • /
    • pp.1679-1680
    • /
    • 2006
  • 본 연구의 목적은 Pspice를 이용하여 SI Thyristor의 구조적인 특징과 스위칭 동작을 설명하면서도 비교적 간략화된 등가 모델을 개발하는 것에 있다. 이러한 목표로 등가모델은 SI Thyristor의 구조적 형태에 기반을 두어 BJT 소자를 이용한다. 또 게이트 구조와 스위칭 매커니즘을 고려한 MOSFET, Steady state Turn on 상태에서 dominant 모델인 PIN Diode로 구성되어 있다. 개발된 등가모델을 스너버회로와 함께 스위칭 과도응답을 시뮬레이션하였으며 그 결과는 실제 실험결과와 비교하여 검증하였다. 비교적 간단하게 고안된 회로를 통해 Turn On/off 동작에서 스위칭 특성을 예측할 수 있으므로 펄스파워용 스위치로서 SI Thyristor의 시동특성을 해석하는 데 본 등가모델을 활용할 수 있을 것으로 전망한다.

  • PDF

CMOS공정을 이용한 Inner Hair Cell의 모델링에 적합한 면적 효율적인 저역 통과필터의 설계 (An Area Efficient Low Pass Filter for Inner Hair Cell using CMOS Process)

  • 류승탁;이광;최배근;조규형
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2001년도 하계학술대회 논문집 D
    • /
    • pp.2567-2569
    • /
    • 2001
  • 본 논문에서는 내이(Inner ear)의 한 부분을 차지하는 Inner Hair Cell을 구현함에 있어 필수적인 요소인 낮은 극점을 갖는 저역통과필터(LPF)를 최소의 면적으로 구현하기 위한 설계방법을 언급한다. 이를 위해 본 논문에서는 CMOS Compatible Lateral BJT (CLBT)를 사용하여 능동소자의 등가 저항을 증가시켜 커패시터의 값을 획기적으로 줄일 수 있는 기법의 LPF와 gm-C필터를 이용한 LPF를 전류모드로 설계하였다. 저전력 특성과 큰 임피던스 특성을 얻기 위해 모든 트랜지스터는 약반전 영역에서 동작하고 극점은 1kHz근처에 존재한다.

  • PDF

마이크로 칩의 정전기 방지를 위한 DPS-GG-EDNMOS 소자의 특성 (Characteristics of Double Polarity Source-Grounded Gate-Extended Drain NMOS Device for Electro-Static Discharge Protection of High Voltage Operating Microchip)

  • 서용진;김길호;이우선
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2006년도 하계학술대회 논문집 Vol.7
    • /
    • pp.97-98
    • /
    • 2006
  • High current behaviors of the grounded gate extended drain N-type metal-oxide-semiconductor field effects transistor (GG_EDNMOS) electro-static discharge (ESD) protection devices are analyzed. Simulation based contour analyses reveal that combination of BJT operation and deep electron channeling induced by high electron injection gives rise to the 2-nd on-state. Thus, the deep electron channel formation needs to be prevented in order to realize stable and robust ESD protection performance. Based on our analyses, general methodology to avoid the double snapback and to realize stable ESD protection is to be discussed.

  • PDF

고주파 공진형 스위칭 전원방식과 응용기술동향(공진 DC 링크 인버터)

  • 고요
    • 전자공학회지
    • /
    • 제20권9호
    • /
    • pp.82-89
    • /
    • 1993
  • 새로운 개념의 인버터로서 종래의 인버터의 직류부에 공진회로를 설치하여 직류와 교류를 공진 DC 링크로 접속하는 방식이다. 공진동작으로 링크부의 전압이 명이되는 것을 이용하여 인버터의 PSD를 ZVSAT킨다. (PSD = Power Switching Device)전압공진형은 ZVS가 가능하나 어느 정도의 전류를 OFF할 필요가 있기 때문에 비교적 TURN OFF의 속도가 빠른 MOSFET, SIT, IGBT등의 PSD를 이용하여 수십 kHz의 스위칭 을 한다. 여기에 대하여 전류공진형은 ZCS(Zero Current State)가 가능하게 되고 OFF하는 전류도 작게되기 때문에 TURN OFF가 늦은 BJT와 GTO. IGBT 싸이리스터 등의 TURN OFF 시간이 꾀 짧은 것들을 이용하여 수십 kHz의 스위칭이 가능하게 된다. 이들 PSD는 대용량화에 적합하여 대용량 전력변환기에의 적용이 시도되고 있다. 여기에서는 이들 인버터에 관하여 기본적인 동작원리와 제어방식을 중심으로 설명한다. 또한 공진형 방식의 결점인 전압과 전류의 피크치를 저감하는 전압 Clamp식에 관하여도 기술한다.

  • PDF

OLED Display Module용 DC-DC 변환기 설계 (A DC-DC Converter Design for OLED Display Module)

  • 이태영;박정훈;김정훈;김태훈;카오투안부;김정호;반형진;양권;김형곤;하판봉;김영희
    • 한국정보통신학회논문지
    • /
    • 제12권3호
    • /
    • pp.517-526
    • /
    • 2008
  • 본 논문에서는 자동차 계기판의 OLED 디스플레이 모듈용 One-chip DC-DC 변환기 회로를 제안하였다. 전하 펌핑 방식의 OLED 패널 구동전압 회로는 PWM(Pulse Width Modulation) 방식을 사용한 DC-DC 변환기 회로에 비해 소형화, 저가격 및 낮은 EMI 특성을 갖는다. 그리고 Bulk-potential 바이어싱 회로를 사용하므로 전하 펌핑 시 기생하는 PNP BJT에 의한 전하 손실을 방지하도록 하였고, 밴드갭 기준전압 발생기의 Start-up 회로에서 전류소모를 기존 BGR 회로에 비해 42% 줄였고 VDD의 링 발진기 회로에 로직전원인 VLP를 사용하여 링 발진기기 레이아웃 면적을 줄였다. 또한 OLED 구동전압인 VDD의 구동 전류는 OLED 패널에서 요구하는 40mA 이상이다. $0.25{\mu}m$ High-voltage 공정을 이용하여 테스트 칩을 제작 중에 있으며, 레이아웃 면적은$477{\mu}m{\times}653{\mu}m$이다.

SSR(Solid State Relay)용 SOI Photodiode Array 설계 및 제작 (The design and fabrication of SOI photodiode arrays in SSR(Solid State Relay) chip)

  • 신수호;조희엽;구용서;안철
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
    • /
    • pp.509-512
    • /
    • 2004
  • This paper proposed a new solid State Relay(SSR) structure that can replace the conventional SSR as a power IC. The photodiode arrays, the main part of this structure, were designed and integrated in the same power It chip with the output parts, LDMOSFET and BJT, on a SOI substrate. The fabrication of this input part shared the same output LDMOSFET fabrication processs, except the additional deposition of Silicon nitride($Si_3N_4$) for the photo-detection part. According to LED illumination intensites and photo detecting areas, we could obtain voltage of 0.49V ${\~}$0.52V and current of 5.5uA ${\~}$ 108uA respectively from the fabricated unit photodiode. The maximum value of the voltage and the current we could obtain from the photodiode array were 3.58V and 24.4uA respectively, and the voltage was enough to operate the output LDMOSFET

  • PDF

비정질 및 단결정 실리콘에서 10~50 keV 에너지로 주입된 안티몬 이온의 분포와 열적인 거동에 따른 연구 (A Study on Implanted and Annealed Antimony Profiles in Amorphous and Single Crystalline Silicon Using 10~50 keV Energy Bombardment)

  • 정원채
    • 한국전기전자재료학회논문지
    • /
    • 제28권11호
    • /
    • pp.683-689
    • /
    • 2015
  • For the formation of $N^+$ doping, the antimony ions are mainly used for the fabrication of a BJT (bipolar junction transistor), CMOS (complementary metal oxide semiconductor), FET (field effect transistor) and BiCMOS (bipolar and complementary metal oxide semiconductor) process integration. Antimony is a heavy element and has relatively a low diffusion coefficient in silicon. Therefore, antimony is preferred as a candidate of ultra shallow junction for n type doping instead of arsenic implantation. Three-dimensional (3D) profiles of antimony are also compared one another from different tilt angles and incident energies under same dimensional conditions. The diffusion effect of antimony showed ORD (oxygen retarded diffusion) after thermal oxidation process. The interfacial effect of a $SiO_2/Si$ is influenced antimony diffusion and showed segregation effects during the oxidation process. The surface sputtering effect of antimony must be considered due to its heavy mass in the case of low energy and high dose conditions. The range of antimony implanted in amorphous and crystalline silicon are compared each other and its data and profiles also showed and explained after thermal annealing under inert $N_2$ gas and dry oxidation.

A Case Report of Chemotherapy-induced Neuropathic Pain Treated with Oriental Medicine

  • Cho, Jung-Hyo;Kim, Jin-Mi;Kim, Jin-Hee;Oh, Young-Seon;Kim, Cheol-Jung
    • 대한한의학회지
    • /
    • 제31권6호
    • /
    • pp.58-63
    • /
    • 2010
  • Objective: We present a case of chemotherapy-induced neuropathic pain with the aim of driving further study evaluating the effectiveness of Oriental medical treatment on patients with neuropathic pain. Method: We prescribed Bogijetong-tang (BJT) two times a day and performed acupuncture and moxibustion once a day over one month of hospitalization. Laboratory tests were performed twice a month during this period. To evaluate the therapeutic effect, Total Symptom Score (TSS) or Visual Analog Score (VAS) was examined at intervals of 7 days. Result: Laboratory data showed no abnormal signs compared with those of initial examination. The patient's subjective symptoms were rapidly relieved within one month. Also, the sums of TSS scores (upper limbs/lower limbs) decreased from 13.64/7.32 to 3.32/3.32 points, and VAS scores (upper limbs/lower limbs) improved from 19/10 to 6/8 points. Conclusion: This case presents a possibility that Oriental medical treatment may offer potential benefits (from an approach aimed at relieving of pain) for patients with chemotherapy-induced neuropathic pain.

과도방사선 검출을 위한 핵폭발 검출기 제작 및 검증 (A Nuclear Event Detectors Fabrication and Verification for Detection of a Transient Radiation)

  • 정상훈;이승민;이남호;김하철;조성익
    • 전기학회논문지
    • /
    • 제62권5호
    • /
    • pp.639-642
    • /
    • 2013
  • In this paper, proposed NED(nuclear event detectors) for detection of a transient radiation. Nuclear event detector was blocked of power temporary for defence of critical damage at a electric device when a induced transient radiation. Conventional NED consist of BJT, resistors and capacitors. The NED supply voltage of 5V and MCM(Multi Chip Module) structures. The proposed NED were designed for low supply voltage using 0.18um CMOS process. The response time of proposed NED was 34.8ns. In addition, pulse radiation experiments using a electron beam accelerator, the output signal has occurred.

Pulsed Power Amplifier를 위한 고속 스위칭 회로 설계 (Design of High Speed Switching Circuit for Pulsed Power Amplifier)

  • 이희민;홍성용
    • 한국전자파학회논문지
    • /
    • 제19권2호
    • /
    • pp.174-180
    • /
    • 2008
  • 전원을 on/off하는 스위칭 방식을 이용한 펄스 증폭기는 입력 신호를 변조하는 방식에 비해 효율 및 잡음 특성이 우수하며, 입력단에 별도의 펄스 변조기가 필요 없어 회로가 간단하다. 현재 스위칭 방식의 펄스 증폭기는 스위칭 회로의 특성 상 rise 시간에 비해 fall 시간이 길어지는 단점이 있다. 본 논문에서는 fall 시간을 개선한 스위칭 회로를 제안하였다. 펄스 증폭기에 제안한 스위칭 회로를 적용하여 측정한 결과, 펄스 출력이 27 dBm에서 rise/fall 시간이 각각 5.7 ns, 21.9 ns인 결과를 얻었다.