• 제목/요약/키워드: Audio Power Amplifier

검색결과 32건 처리시간 0.029초

디지털 입력 시그마-델타 변조 기반의 D급 오디오 증폭기 (A Digital Input Class-D Audio Amplifier)

  • 조준기;노진호;정태성;유창식
    • 대한전자공학회논문지SD
    • /
    • 제47권11호
    • /
    • pp.6-12
    • /
    • 2010
  • 본 논문에서는 시그마-델타 변조기에 기반 한 D급 오디오 증폭기를 제안한다. 16-비트 병렬의 디지털 입력신호는 4-차 디지털 시그마-델타 변조기에 의해 2-비트의 신호로 직렬화되고, 이 신호는 4-차 아날로그 시그마-델타 변조기로 인가된다. 아날로그 시그마 델타 변조기의 출력단의 파워 스위치는 3-레벨로 동작하며, 3-레벨의 펄스 밀도 변조(PDM) 출력 신호는 LC-필터를 통해 저역 통과되어 스피커에 전달된다. 아날로그 시그마-델타 변조기의 첫 단의 적분기는 디지털 시그마-델타 변조기의 출력으로부터 샘플된 이산 시간 영역의 신호를 입력으로 받아들이고, 동시에 파워 스위칭 단의 연속 시간 영역의 출력 신호를 부궤환(feedback) 받기 위해 스위치드-캐패시터 적분기와 연속시간 영역의 적분기를 혼합된 형태로 구현되었다. 제안된 클래스-D 오디오증폭기는 CMOS 0.13-um 공정을 이용해 제작되었으며 100-Hz 부터 20-kHz의 신호 주파수 영역에서 동작한다. 제작된 D급 오디오 증폭기는 4-${\Omega}$ 부하 저항에서 최대 18.3-mW을 내고 0.035-%의 전고조파 왜율(total harmonic distortion pluse noise : THD+N) 성분과 80-dB의 입력신호 대역폭(dynamic range)을 갖는다. 아날로그 및 디지털 변조기는 1.2-V 전원 전압으로 동작하며 총 457-uW의 전력을 소모한다.

0.35um BCD공정을 사용한 Class-D Amplifier (Class-D Amplifier using 0.35um BCD process)

  • 한상진;황승현;박시홍
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2007년도 하계학술대회 논문집
    • /
    • pp.271-273
    • /
    • 2007
  • 본 논문에서는 TV나 Audio등에 사용되는 2채널 30W급 Class-D amplifier를 동부하이텍의 0.35um BD350BA 공정을 사용하여 디지털 방식의 Class-D amplifier 출력단 구동에 적합하도록 설계하였다. 출력단은 Bootstrap 전원을 사용한 N-N type의 30V LDMOS 내장형이며 각각 $250m{\Omega}$의 턴 온 저항을 갖게 설계 되었다. THD+N 특성개선을 위한 Dead time 및 Delay 조정회로를 내장하였으며 보호회로로는 Over current, Over temperature, UVLO 가 있다.

  • PDF

1-비트 4차 델타-시그마 변조기법을 이용한 D급 디지털 오디오 증폭기 (Class-D Digital Audio Amplifier Using 1-bit 4th-order Delta-Sigma Modulation)

  • 강경식;최영길;노형동;남현석;노정진
    • 대한전자공학회논문지SD
    • /
    • 제45권3호
    • /
    • pp.44-53
    • /
    • 2008
  • 본 논문에서는 휴대용 오디고 제품의 헤드폰 구동을 위한 델타-시그마 변조기법 기반의 D급 증폭기를 제안한다. 제안된 D급 증폭기는 고성능 단일 비트 4차 델타-시그마 변조기를 이용하여 펄스폭 변조 신호를 발생시킨다. 높은 신호 대 잡음비를 얻는 것과 동시에 시스템의 안정성 확보를 위하여 시뮬레이션을 통해 변조기 루프필터의 폴과 제로를 최적화하였다. 테스트 칩은 $0.18{\mu}m$ CMOS 공정으로 제작되었다. 칩 면적은 $1.6mm^2$ 이며, 20Hz 부터 20kHz까지의 신호대역을 대상으로 동작한다. 3V 전원전압과 32옴의 로드를 사용하여 측정된 출력은 0.03% 이하의 전고조파 왜율을 갖는다.

저전력 오디오 응용을 위한 Class-C 인버터 사용 단일 비트 3차 피드포워드 델타 시그마 모듈레이터 (A Single-Bit 3rd-Order Feedforward Delta Sigma Modulator Using Class-C Inverters for Low Power Audio Applications)

  • 황준섭;천지민
    • 한국정보전자통신기술학회논문지
    • /
    • 제15권5호
    • /
    • pp.335-342
    • /
    • 2022
  • 본 논문에서는 오디오 애플리케이션을 위한 단일 비트 3차 피드포워드 델타 시그마 변조기를 제안한다. 제안된 변조기는 저전압 및 저전력 애플리케이션을 위한 클래스-C 인버터를 기반으로 한다. 고정밀 요구 사항을 위해 레귤레이티드 캐스코드 구조의 클래스-C 인버터는 DC 이득을 증가시키고 저전압 서브쓰레스홀드 증폭기 역할을 한다. 제안된 클래스-C 인버터 기반 변조기는 180nm CMOS 공정으로 설계 및 시뮬레이션되었다. 성능 손실이 없으면서 낮은 공급 전압 호환성을 가지도록 제안된 클래스-C 인버터 기반 스위치드 커패시터 변조기는 높은 전력 효율을 달성하였다. 본 설계는 20kHz의 신호 대역폭 및 4MHz의 샘플링 주파수에서 동작시켜 93.9dB의 SNDR, 108dB의 SNR, 102dB의 SFDR 및 102dB의 DR를 달성하면서 0.8V 전원 전압에서 280μW의 전력 소비만 사용한다.

HPA 비선형성을 고려한 DMB 시스템 A의 링크레벨 성능 및 동기화 기법 (Synchronization Method and Link Level Performance of DMB System A considering HPA Nonlineariry)

  • 박성호;차인석;장경희
    • 한국통신학회논문지
    • /
    • 제30권6A호
    • /
    • pp.488-498
    • /
    • 2005
  • 유럽의 Eureka-147에 기반을 둔 DAB(Digital Audio Broadcasting) 서비스를 한 단계 더 발전시킨 형태인 DMB(Digital Multimedia Broadcasting) 서비스는 지상파 DMB 서비스와 위성 DMB 서비스로 구분된다. 이 중 위성 DMB 서비스는 휴대용 수신기나 차량용 수신기를 통하여 다채널 멀티미디어 방송을 시청할 수 있는 새로운 개념의 위성 방송 서비스이다. 본 논문에서는 COFDM(Coded Orthogonal Frequency Division Multiplexing)에 기반을 둔 시스템 A 방식 위성 DMB 시스템의 링크 레벨 성능을 고찰한다. 비선형 특성에 민감한 OFDM 방식을 이용함에 따라 비선형 HPA(High Power Amplifier)가 시스템에 미치는 영향을 분석하고, 이에 대하여 Back-off를 고려한 링크 레벨 시뮬레이션을 수행함으로써, 적절한 back-off 값을 결정한다. 또한 위성 DMB 시스템 A에 적합한 동기화 기법에 대하여 분석 및 검증하고 시간 및 주파수 오프셋의 영향을 고려한 링크 레벨 성능을 분석함으로써 위성 DMB 시스템 A 방식에 대한 전반적인 링크 레벨 성능을 검증한다.

A Hybrid Audio ${\Delta}{\Sigma}$ Modulator with dB-Linear Gain Control Function

  • Kim, Yi-Gyeong;Cho, Min-Hyung;Kim, Bong-Chan;Kwon, Jong-Kee
    • ETRI Journal
    • /
    • 제33권6호
    • /
    • pp.897-903
    • /
    • 2011
  • A hybrid ${\Delta}{\Sigma}$ modulator for audio applications is presented in this paper. The pulse generator for digital-to-analog converter alleviates the requirement of the external clock jitter and calibrates the coefficient variation due to a process shift and temperature changes. The input resistor network in the first integrator offers a gain control function in a dB-linear fashion. Also, careful chopper stabilization implementation using return-to-zero scheme in the first continuous-time integrator minimizes both the influence of flicker noise and inflow noise due to chopping. The chip is implemented in a 0.13 ${\mu}m$ CMOS technology (I/O devices) and occupies an active area of 0.37 $mm^2$. The ${\Delta}{\Sigma}$ modulator achieves a dynamic range (A-weighted) of 97.8 dB and a peak signal-to-noise-plus-distortion ratio of 90.0 dB over an audio bandwidth of 20 kHz with a 4.4 mW power consumption from 3.3 V. Also, the gain of the modulator is controlled from -9.5 dB to 8.5 dB, and the performance of the modulator is maintained up to 5 nsRMS external clock jitter.

GSM 모듈을 탑재한 HPC(Handheld PC)에서의 오디오 노이즈 개선에 관한 연구 (The Study on Improvement of Audio Noise When 900MHz GSM Cellular Phone Built in HPC(Handheld PC))

  • 박희봉;장복현;황금찬;박용서
    • 한국통신학회논문지
    • /
    • 제24권8A호
    • /
    • pp.1169-1178
    • /
    • 1999
  • 본 논문에서는 현재 유럽에서 데이터와 음성 서비스를 하고 있는 GSM(Global System for Mobile Communication)용 디지털 단말기를 Handheld PC에 빌트인 할 경우 나타나는 오디오 노이즈의 개선 방법을 제시하고 있다. 서비스 가운데 가장 큰 문제인 음성 품질을 GSM규격 항목에 만족하기 위해서는, HPC 메인보드에서 전원 그리운드와 가장 가깝고 면적이 가장 넓은 부분을 중심으로 선택하여 GSM모듈과 와이어를 직접 연결하여 임피던스 차이를 최소로 하고, 전치 증폭기와 Earpiece에 있어서는 본 논문에서 제시한 Low Noise 설계를 통하여, 오디오 노이즈를 개선하였다. 측정 결과는 GSM 음성(Acoustic)규격을 만족한다. 측정결과는 B&K Type 6712(GSM 전용장비)를 이용하여 GSM 11.10 ETS 300 607-1의 음성(Acoustic)규격 항복을 측정하였다. 본 연구에서 측정한 항목으로는 다음의 Sending Sensitivity Frequency Response and SLR, Sending Loudness Rating(SLR level), Receiving Sensitivity Loudness Rating(RLR level), Talker Sidetone(STMR), Stability Margin, Echo Return Loss(ERL)으로 6가지 항목이다.

  • PDF

스위치드 연산증폭기를 이용한 CMOS 단일비트 3차 델타시그마 변조기 설계 (Design of a CMOS Single Bit 3rd Order Delta-Sigma Modulator with Switched Operational Amplifier)

  • 이한울;시대;유태경;이건;윤광섭;이상민
    • 한국통신학회논문지
    • /
    • 제37권8A호
    • /
    • pp.712-719
    • /
    • 2012
  • 본 논문은 오디오 신호 처리 시스템의 저속 고해상도 ADC를 위해 설계된 CMOS 단일비트 3차 델타시그마 변조기를 설계하였다. 변조기 내 적분기에 사용되는 연산증폭기의 전력소모를 감소시키기 위해서 연산증폭기내 바이어스 전류원에 차단/동작 기능을 하는 스위치를 장착시켰다. 또한 변조기내 스위치의 위치를 최적화 하여 기존의 스위칭 방식에서 발생하는 주파수 특성 변화를 최소화하였다. 단일 비트 3차 델타시그마 변조기 구조를 선택하였으며, 제안한 델타 시그마 변조기의 성능측정결과 전원 전압 3.3V, 샘플링 주파수 6.4MHz, 입력주파수 20KHz에서 17.1mW의 전력소모를 나타냈다. SNDR은 84.3dB, 유효비트수는 13.5비트를 나타내었다.

전압 체배 정류단을 갖는 부스트 입력형 하프브리지 DC/DC 컨버터를 위한 새로운 전류 스트레스 저감 기법 (Novel Current Stress Reduction Technique for Boost Integrated Half-Bridge DC/DC Converter with Voltage Doubler Type Rectifier)

  • 박홍선;김정은;문건우
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2006년도 전력전자학술대회 논문집
    • /
    • pp.39-42
    • /
    • 2006
  • a current stress reduction technique for a boost integrated half-bridge (BIHB) DC/DC converter with voltage doubler type rectifier is proposed for digital car audio amplifier application. In the proposed circuit, two external capacitors are added parallel to the rectifier diodes in the secondary side of the transformer to shape the primary and the secondary current like rectangular waveforms in every switching instance. The experimental results of a 200W industrial sample show that the peak primary current decreases about by 10A. Thus, the proposed technique shows improved high efficiency.

  • PDF

수중 통신을 위한 QPSK 초음파 송수신기의 설계 (Design of QPSK Ultrasonic Transceiver For Underwater Communication)

  • 조내현;김덕영;김용득;정연모
    • 전자공학회논문지SC
    • /
    • 제43권3호
    • /
    • pp.51-59
    • /
    • 2006
  • 본 논문에서는 QPSK(Quadrature Phase Shift Keying) 변조 방식을 이용하여 수중 통신을 위한 우수한 성능의 초음파 송수신기를 설계하였다. 송신 장치에서는 전력 증폭기를 통해서 송신 센서를 구동하여 최대 음압 187dB re $1{\mu}Pa/V@1m$ 레벨까지 수중에서 정지 영상 정보를 송신하였다. 수신 장치에서는 수중을 통해 받은 신호를 100kHz의 샘플링 주파수로 디지털 변환하고 검파 및 디코딩 과정을 거친 정보가 송신된 영상 정보와 일치함을 확인하였다. 이 논문에서 제시한 시스템의 최대 통신가능 거리는 1.17Km이며 이 거리에서 정지 영상 전달상의 어려움을 극복하기 위해서 이를 보완할 수 있는 송수신 센서 및 회로개발의 주요 변수를 도출하고 구현하였으며 이를 분석하였다. 기존 대부분의 수중 통신은 음성 신호를 전달하였으나 본 논문에서는 정지 영상 정보를 전달하기위한 효율적인 수중 통신 시스템을 구축하였다.