• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.229-232
• /
• 2012

본 논문에서는 Improved Normalized Min-Sum(INMS) 복호 알고리듬을 적용한 LDPC 복호기의 복호성능 및 복호 수렴속도를 고정소수점 Matlab 모델링과 시뮬레이션을 통해 분석한 후, Verilog-HDL로 하드웨어를 설계하였다. 설계된 LDPC 복호기는 IEEE 802.16e 모바일 WiMAX 표준의 19가지 블록길이(576~2304)에 따른 6가지 부호율(1/2, 2/3A, 2/3B, 3/4A, 3/4B, 5/6)을 지원한다. 하드웨어 복잡도를 고려하여 layered 복호방식의 블록-시리얼(부분병렬) 구조로 설계하였으며, SM(sign-magnitude) 수체계 연산을 기반으로 하는 DFU(Decoding Function Unit)를 적용하여 면적을 최소화하였다. 기존의 DFU에 적용된 min-sum 복호 알고리듬 보다 복호성능이 좋은 INMS 복호 알고리듬을 적용함으로써 LLR 비트 수를 1-비트 감소시켜 하드웨어를 최적화시켰다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제41권8호
• /
• pp.569-579
• /
• 2014

전술 네트워크 환경에서 임무 수행을 위해 조합된 서비스를 수행하기 위해서는 실제로 서비스를 제공하는 자원과 추상 서비스를 바인딩 하는 작업이 필요하다. 그러나 군이 운용하는 전술 네트워크는 대역폭이 낮고 패킷 손실률이 높아 서비스를 안정적으로 수행하기 위해서는 통신량을 최소화 해야 한다. 또한 전장 환경은 그 특성상 동적으로 변화한다. 이를 위해 본 논문에서는 분산 서비스 코디네이션 과정에 생기는 서비스 게이트웨이간 통신량을 최소화 하고 전장 환경의 변화 중 일부 게이트웨이의 무력화 상황을 고려하는 두 개의 자원 재할당 기법을 제안하고 게이트웨이간 총 통신 오버헤드와 할당 유사도를 기준으로 평가하였다.

• 한국산학기술학회논문지
• /
• 제21권9호
• /
• pp.569-574
• /
• 2020

플로팅도크는 육상에서 건조된 선박을 해상으로 진수하기 위한 주요한 설비이다. 2000년대 초반 국내에서 육상에서 건조한 선박을 플로팅도크를 이용하여 진수할 수 있는 육상 건조 공법이 개발 적용됨에 따라 드라이도크에 대한 투자 없이 신조 사업에 참여할 수 있는 기회가 대폭 확대되었다. 본 논문에서는 이러한 육상 건조 공법을 활용하여 드라이도크를 보유하지 않은 중소업체에서 건조한 선박을 진수시킬 수 있는 플로팅도크의 안전한 계류를 위한 기본 계산을 수행하고 이를 기반으로 계류 시스템을 설계하였다. 본 논문은 적재 중량 4,000 Ton급 플로팅도크를 대상으로 하여, 플로팅도크가 설치되어 운영될 대불부두의 환경 요건 중 가장 심각한 상황인 태풍 상황을 고려하여 수행되었다. 설계 하중의 계산은 국제적으로 통용되는 기준을 따라 풍하중, 조류하중, 파에 의한 하중을 고려하였다. 대불 부두의 기존 계류 설비를 활용하여 플로팅 도크의 계류 로프 초기 배치를 수행한 후 주어진 하중에 따라 계류 로프별로 최소 파단 강도를 계산하였다. 계산 결과를 바탕으로 최소 파단 강도를 줄일 수 있도록 계류 배치를 일부 수정하였으며 최종 계류 라인의 규격을 선정하였다.

• 한국해양환경ㆍ에너지학회지
• /
• 제14권1호
• /
• pp.32-39
• /
• 2011

최근 들어 선박안전 관련 규정이 개정되거나 운항환경이 변화하면 선주사들은 이에 효과적으로 대응하기 위하여 크루즈선을 포함한 여객선을 새로 건조하는 대신 경제적 부담이 적은 기존 선박에 대한 선체개조 즉 컨버전을 많이 실시하고 있다. 컨버전은 선체의 주요 제원을 포함하여 선박의 구조강도, 유체역학적 성능, 여객수 및 화물 용량 등 많은 부분에 변화를 가져오므로 이의 수행에 앞서 세심한 사전 검토가 필요하다. 그러나 아직까지 여객선의 컨버전과 관련된 연구가 수행되지 않았기에, 본 연구에서는 이러한 컨버전을 직접 수행한 컨설팅사들의 보고서를 중심으로 그 동향을 조사하고 분석하여 그 결과 랭스닝 컨버전이 선박의 주요 제원이나 성능에 가장 큰 변화를 발생시킨다는 사실을 확인하였다. 이와 더불어 랭스닝 컨버전을 염두에 두고 건조할 경우 선체개조로 인해 발생하는 문제점들을 최소화하기 위하여 헐 스캔틀링, 선형, 절단 위치 등과 같은 기본설계 단계에서 미리 고려해야 할 요소들에 대해 제시하였다.

• International Journal of Naval Architecture and Ocean Engineering
• /
• 제3권4호
• /
• pp.274-285
• /
• 2011

The supercavitating vehicle is an underwater vehicle that is surrounded almost completely by a supercavity to reduce hydrodynamic drag substantially. Since the cruise speed of the vehicle is much higher than that of conventional submarines, the drag force is huge and a buckling may occur. The buckling phenomenon is analyzed in this study through static and dynamic approaches. Critical buckling load and pressure as well as buckling mode shapes are calculated using static buckling analysis and a stability map is obtained from dynamic buckling analysis. When the finite element method (FEM) is used for the buckling analysis, the solver requires a linear static solver and an eigenvalue solver. In this study, these two solvers are integrated and a consolidated buckling analysis module is constructed. Furthermore, Particle Swarm Optimization (PSO) algorithm is combined in the buckling analysis module to perform a design optimization computation of a simplified supercavitating vehicle. The simplified configuration includes cylindrical shell structure with three stiffeners. The target for the design optimization process is to minimize total weight while maintaining the given structure buckling-free.

• 한국전산구조공학회논문집
• /
• 제29권1호
• /
• pp.53-60
• /
• 2016

본 연구는 NO96 화물창의 BOG(boil off gas), BOR(boil off rate)을 감소시키기 위한 노력으로 단열재료 및 단열층을 변화시켜서 개발된 NO96-GW, NO96-L03의 방열구조에 대해서 BOG, BOR 값을 계산하고 단열성능을 비교 평가하였다. 두가지의 변형된 NO96 모델을 기존의 NO96 방열과 단열층 및 단열재료의 차이점을 비교하고, 각각의 열저항 및 BOG/BOR 값의 비교 결과를 제시하였다. 열저항 값은 유한요소해석법을 이용하여 계산되었으며, 준정적 열평형 상태를 가정하여 열유속과 온도분포를 통하여 단열성능을 비교하였다. 계산에 사용된 화물창의 모든 재료물성치는 온도 의존값으로서 반영하여 $-163^{\circ}C$에서의 극저온 상태에서 특성을 반영되었다. 각 화물창의 BOG, BOR 계산은 국부 열전달 해석을 통해 방열판에서 발생하는 열유속을 계산하고, 등가모델을 적용하여 계산하는 과정으로 수행되었으며, 그 결과를 각 화물창의 단열성능을 비교 평가하기 위해서 검토하였다.

• 한국건설관리학회:학술대회논문집
• /
• 한국건설관리학회 2008년도 정기학술발표대회 논문집
• /
• pp.61-67
• /
• 2008

BIM(Building Information Modeling)은 건설 프로젝트의 생애주기 동안 발생되는 정보의 호환성 및 재활용을 중심으로, 분절된 산업 구조에서 생성되는 정보의 불확실성, 부정확성, 표현 오류 및 표현에 대한 인식 오류 등을 최소화하기 위해 도입이 모색되고 있으며, 이로 인해 기존의 PMIS 시스템은 새로운 기회이자 기술적 도전에 직면하게 되었다. 하지만 기존의 BIM에 관한 연구는 기획/구조/설비/견적/설계/시공 시뮬레이션 등 분야별 BIM 기반 솔루션 개발 또는 IFC 중심의 정보 호환성 체계 구축에 초점을 맞추고 있을 뿐, 건설 프로젝트의 쳐업 및 정보 관리를 효과적으로 지원하기에는 한계를 가지고 있어, 새로운 개발전략 및 방안이 요구되고 있다. 따라서 본 연구에서는 기존 ASP기반 PMIS를 중심으로 BIM+PMIS 시스템의 구축 방안을 제안하고, 제안된 구축 방안 중 핵심이 되는 BIM 기반 정보 관리 모듈에 관한 프로토타입을 소개하고자 한다.

• 전자공학회논문지
• /
• 제53권1호
• /
• pp.43-50
• /
• 2016

낸드플래시 기반 저장장치는 성능 향상을 위해 다중 채널, 다중 웨이 구조를 통해 다수의 낸드 디바이스를 병렬 동작시키고 있다. 하지만 동시 동작하는 낸드 디바이스의 수가 늘어나면서 전력 소모 문제가 가시화되었으며, 특히 디바이스 간 복수의 피크 전류가 서로 중첩되면서 높은 전력소모로 인해 데이터 신뢰성과 시스템 안정성에 큰 영향을 미치고 있다. 본 논문에서는 낸드 디바이스에서 지우기, 쓰기, 읽기 동작에 대한 전류 파형을 측정, 이를 프로파일링하여 피크 전류에 대한 정의와 모델링을 진행하였고, 나아가 다수의 낸드에서 피크 전류 중첩 확률을 계산한다. 또한 시스템 수준의 TLM 시뮬레이터를 개발하여 다양한 시뮬레이션 시나리오를 주입하여 피크 전류 중첩 현상을 분석 한다. 본 실험 결과에서는 낸드간 피크 중첩 현상을 차단할 수 있는 간단한 전력 관리 기법을 적용하여 피크 전류 중첩과 시스템 성능 간의 관계를 살펴보고 이를 통해 성능 저하 최소화를 위한 피크 중첩 비율을 제시하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 추계학술대회
• /
• pp.434-436
• /
• 2018

유치원이나 어린이집 통학 차량의 탑승 사고는 여러 가지 정책적 조치에도 불구하고 꾸준히 발생하고 있다. 이를 최소화하기 위해서는 운전자가 간편하게 조작할 수 있는 차량 탑재형 안전 통학 관리 소프트웨어와 아동의 안전 통학 여부를 관리하고 부모에게 적시에 알려주는 모바일 앱의 병행 사용이 필요하다. 본 논문은 이 중 안전 통학 관리 모바일 앱의 설계와 구현에 대하여 설명한다. 이 안드로이드용 앱은 학부모 모드에서는 정류장마다 GPS를 이용한 버스의 현재 운행 상황 및 아동의 개인 탑승 여부를 알려주고 동승 교사는 RFID 미소지자나 미인가 동승자(부모, 조부모 등)의 처리 등 예외 상황 관리도 가능하다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제11권2호
• /
• pp.95-103
• /
• 2011

This paper proposes a 6b 1.2 GS/s 47.8 mW 0.17 $mm^2$ 65 nm CMOS ADC for high-rate wireless personal area network systems. The proposed ADC employs a source follower-free flash architecture with a wide input range of 1.0 $V_{p-p}$ at a 1.2 V supply voltage to minimize power consumption and high comparator offset effects in a nanometer CMOS technology. The track-and-hold circuits without source followers, the differential difference amplifiers with active loads in pre-amps, and the output averaging layout scheme properly handle a wide-range input signal with low distortion. The interpolation scheme halves the required number of pre-amps while three-stage cascaded latches implement a skew-free GS/s operation. The two-step bubble correction logic removes a maximum of three consecutive bubble code errors. The prototype ADC in a 65 nm CMOS demonstrates a measured DNL and INL within 0.77 LSB and 0.98 LSB, respectively. The ADC shows a maximum SNDR of 33.2 dB and a maximum SFDR of 44.7 dB at 1.2 GS/s. The ADC with an active die area of 0.17 $mm^2$ consumes 47.8 mW at 1.2 V and 1.2 GS/s.