• ETRI Journal
• /
• 제33권3호
• /
• pp.393-400
• /
• 2011

A systematic approach for the design of two-stage class AB CMOS unity-gain buffers is proposed. It is based on the inclusion of a class AB operation to class A Miller amplifier topologies in unity-gain negative feedback by a simple technique that does not modify quiescent currents, supply requirements, noise performance, or static power. Three design examples are fabricated in a 0.5 ${\mu}m$ CMOS process. Measurement results show slew rate improvement factors of approximately 100 for the class AB buffers versus their class A counterparts for the same quiescent power consumption (< 200 ${\mu}W$).

• ETRI Journal
• /
• 제32권4호
• /
• pp.555-565
• /
• 2010

Parallel simulation is an efficient way to cope with long runtimes and high computational requirements in simulations of modern complex integrated electronic circuits and systems. This paper presents an algorithm for parallel simulation based on parallelization in equation formulation and simultaneous calculation of matrix contributions for nonlinear analog elements. In addition, the paper describes the development of a grid interface for a parallel simulator that enables a designer to perform simulations on distant computer clusters. Performances of the developed parallel simulation algorithm are evaluated by simulation of a microelectromechanical system.

• 한국진공학회지
• /
• 제16권6호
• /
• pp.439-445
• /
• 2007

RF 및 고속 아날로그 특성 및 제조 공정의 용이성에 의하여 고속 유무선통신 및 초고주파 분야에서 많이 이용되고 있는 SiGe 집적회로에서, SiGe 박막 저항기의편차를 줄여 집적회로의 신뢰성을 높이는 것이 중요하다. 본 논문에서는 실리콘계 박막 저항기 제조 후 발생하는 불균일한 저항 값 분포의 원인 규명과 그 해결 방안에 대하여 고찰한다. SiGe 박막 저항기의 실리사이드가 존재하는 컨택 영역에서 Ti-B석출물의 영향으로 인하여 저항 값의 불균일성 발생하는데, 이를 최소화하기 위하여는 가능한 최대의 boron 이온을 주입할 필요가 있다. SiGe 저항기와 금속을 배선하기 위한 컨택 홀의 크기가 작을수록 SiGe 층 내에서 돌출부가 컨택 홀의 전체면적을 차지하게 될 확률이 커지게 되어 접촉저항이 비정상적으로 커질 확률 또한 높아지게 되므로, 돌출부가 생성되는 SiGe 저항기의 경우는 컨택 홀의 면적을 크게하여 SiGe 저항기의 편차를 개선하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.668-670
• /
• 2011

차세대 IT 기술은 단일기술에 그치지 않고 융,복합적인 특성을 가지는 기술로 발전하고 있다. 정부는 시스템반도체 설계 분야에서 경쟁력 확보를 위한 5가지 핵심기술을 스마트 자동차 인포테인먼트 플랫폼, 스마트TV 멀티미디어 시스템, 스마트폰 아날로그 및 인터페이스 기술, 스마트 컨버전스 디지털 통신 및 RF 기술, 스마트제품용 고급 전력 관리 기술로 분류하고 이를 응용할 주력산업으로 스마트폰, 스마트TV, 스마트자동차, 스마트패드 등으로 지정하였다. 이러한 핵심요소기술들은 차세대 스마트제품의 경쟁력 확보에 필요한 반도체 설계의 핵심기술이 되며, 이는 팹리스 등의 기업으로 기술이전이 가능하다. 본 고에서는 그 중 스마트폰 시스템반도체를 위한 아날로그 및 인터페이스 기술이 현재 어느 위치에 와 있는지 파악하고, 기술 현황과 문제점에 대하여 분석한다.

• 전기전자학회논문지
• /
• 제2권2호
• /
• pp.278-284
• /
• 1998

본 논문에서는 HDTV 응용을 위한 10b 저전력 CMOS A/D 변환기 (analog-to-digital converter : ADC) 회로를 제안한다. 제안된 ADC의 전체 구조는 응용되는 시스템의 속도와 해상도 등의 사양을 고려하여 다단 파이프라인 구조가 적용되었다. 본 시스템이 갖는 회로적 특성은 다음과 같이 요약할 수 있다. 첫째, 전원전압의 변화에도 일정한 시스템 성능을 얻을 수 있는 바이어스 회로의 선택적 채널길이 조정기법을 제안한다. 둘째, 고속 2단 증폭기의 전력소모를 줄이기 위하여 증폭기가 사용되지 않는 동안 동작 전류 공급을 줄이는 전력소모 최적화 기법을 사용한다. 넷째, 다단 파이프라인 구조에서 최종단으로 갈수록 정확도 및 잡음 특성 등에서 여유를 얻을 수 있는 점을 고려한 캐패시터 스케일링 기법의 적용으로 면적 및 전력소모를 감소시킨다. 제안된 ADC는 0.8 um double-poly double-metal n-well CMOS 공정 변수를 사용하여 설계 및 제작되었고, 시제품 ADC의 성능 측정 결과는 Differential Nonlinearity (DNL) ${\pm}0.6LSB$, Integral Nonlinearity (INL) ${\pm}2.0LSB$ 수준이며, 전력소모는 3 V 및 40 MHz 동작시에는 119 mW, 5 V 및 50 MHz 동작시에는 320 mW로 측정되었다.

• 마이크로전자및패키징학회지
• /
• 제7권3호
• /
• pp.31-36
• /
• 2000

RF(radio Frequency)용 MCM(Multichip Module)-D 기판 내장형 인덕터를 개발하였다. MCM 기술은 고밀도 패키징 기술로서 주로 디지털회로에 많이 적용되어 왔으나, 최근에는 아날로그회로 및 디지털회로가 혼재된 혼성신호 및 초고주파 회로에도 적용되고 있다. 혼성신호에서는 능동소자 주변에 많은 수의 수동소자가 연결되므로 MCM-D 기판에 수동소자를 내장시키면 원가절감과 시스템의 크기 축소 및 경량화를 이를 수 있을 뿐 아니라, 성능과 신뢰성을 향상시킬 수 있다. 본 논문에서 MCM-D 기판은 Cu/감광성 BCB(Benzocyclobutene)를 각각 금속배선 및 절연막 재료로 사용하였고, 금속배선은 Ti/Cu를 각각 1000 $\AA$/3000 $\AA$으로 스퍼터한 후 fountain 방식으로 전기 도금하여 3 $\mu\textrm{m}$ Cu를 형성하였으며, 인덕터는 coplanar구조로 하여 기존의 반도체 공정을 이용하여 MCM-D기판에 인덕터를 안정적으로 내장시키고 전기적 특성을 측정하였다.

• ETRI Journal
• /
• 제30권1호
• /
• pp.33-46
• /
• 2008

This paper presents the experimental results of a low-power low-cost RF transceiver for the 915 MHz band IEEE 802.15.4b standard. Low power and low cost are achieved by optimizing the transceiver architecture and circuit design techniques. The proposed transceiver shares the analog baseband section for both receive and transmit modes to reduce the silicon area. The RF transceiver consumes 11.2 mA in receive mode and 22.5 mA in transmit mode under a supply voltage of 1.8 V, in which 5 mA of quadrature voltage controlled oscillator is included. The proposed transceiver is implemented in a 0.18 ${\mu}m$ CMOS process and occupies 10 $mm^2$ of silicon area.

• 한국통신학회논문지
• /
• 제38A권12호
• /
• pp.991-997
• /
• 2013

본 논문에서는 아날로그필터를 위한 새로운 구조의 주파수 제어 방식(frequency tuning scheme)과 트랜스컨덕턴스(gm) 가변 범위가 넓은 트랜스컨덕터(OTA: Operational transconductor amplifier) 회로를 제안하였다. 제안된 주파수 제어 방식은 트랜스컨덕터와 커패시터로 구성된 1차 저역통과필터의 시정수와 커패시터에 일정 전압이 충전되는데 걸리는 시간과의 관계식을 이용한 것으로 전압제어필터 방식과 유사하게 간단한 구조를 가지며, 기준신호로 순수 정현파를 필요로 하지 않고, 시스템 클럭 또는 외부 수정 발진 회로를 통해 쉽게 얻을 수 있는 클럭 펄스를 사용할 수 있다는 장점이 있다. 또한, 클럭 주파수가 고정된 조건에서도 복잡한 구조의 커패시터 어레이를 사용하지 않고 다중 대역 지원을 목적으로 차단 주파수를 가변하면서 제어할 수 있다. 그리고 모의 실험을 통해 제안된 자동 주파수 제어회로의 동작을 확인하였다.

• 한국전기전자재료학회논문지
• /
• 제23권4호
• /
• pp.311-316
• /
• 2010

$Zr_{0.7}Sn_{0.3}TiO_4$ (ZST) thin films were fabricated by metal-organic decomposition, and their dielectric properties were investigated in order to evaluate their potential use in passive capacitors for rf and analog/mixed signal integrated circuits. The ZST thin film annealed at the temperature of $800^{\circ}C$ showed a dielectric constant of 27.3 and a dielectric loss of 0.011. The capacitor using the ZST film had quadratic and linear voltage coefficient of capacitance (VCC) of -65 ppm/$V^2$ and -35 ppm/V at 100 kHz, respectively. It also exhibited a good temperature coefficient of capacitance (TCC) value of -32 ppm/$^{\circ}C$ at 100 kHz.

• Nuclear Engineering and Technology
• /
• 제48권5호
• /
• pp.1192-1205
• /
• 2016

Field programmable gate array (FPGA)-based systems are thought to be a practical option to replace certain obsolete instrumentation and control systems in nuclear power plants. An FPGA is a type of integrated circuit, which is programmed after being manufactured. FPGAs have some advantages over other electronic technologies, such as analog circuits, microprocessors, and Programmable Logic Controllers (PLCs), for nuclear instrumentation and control, and safety system applications. However, safety-related issues for FPGA-based systems remain to be verified. Owing to this, modeling FPGA-based systems for safety assessment has now become an important point of research. One potential methodology is the dynamic flowgraph methodology (DFM). It has been used for modeling software/hardware interactions in modern control systems. In this paper, FPGA logic was analyzed using DFM. Four aspects of FPGAs are investigated: the "IEEE 1164 standard," registers (D flip-flops), configurable logic blocks, and an FPGA-based signal compensator. The ModelSim simulations confirmed that DFM was able to accurately model those four FPGA properties, proving that DFM has the potential to be used in the modeling of FPGA-based systems. Furthermore, advantages of DFM over traditional reliability analysis methods and FPGA simulators are presented, along with a discussion of potential issues with using DFM for FPGA-based system modeling.