• 제목/요약/키워드: Analog Device

검색결과 315건 처리시간 0.029초

아날로그/디지탈 회로 구성에 쓰이는 BCDMOS소자의 제작에 관한 연구 (A Study on the Analog/Digital BCDMOS Technology)

  • 박치선
    • 대한전자공학회논문지
    • /
    • 제26권1호
    • /
    • pp.62-68
    • /
    • 1989
  • 본 논문에서는 아날로그/디지탈 회로 구성시 입출력부는 바이폴라 소자로 내부의 논리회로 부분은 CMOS 소자로 높은 내압을 요구하는 부분에는 DMOS 소자를 이용할 수 있는, BCDMOS 공정 기술개발을 하고자 하였다. BCDMOS 제작 공정은 폴리게이트 p-well CMOS 공정을 기본으로 하였고, 소자설계의 기본개념은 공정흐름을 복잡하지 않게 하면서 바이폴라, CMOS, DMOS 소자 각각의 특성을 좋게하는데 두었다. 실험결과로서 바이폴라 npn 트랜지스터의 $h_{FE}$ 특성은 320(Ib-$10{\mu}A$)정도이며, CMOS 소자에서는 n-채자에서는 항복전압이 115V이상의 특성을 얻을 수 있었다.

  • PDF

An 8-b 1GS/s Fractional Folding CMOS Analog-to-Digital Converter with an Arithmetic Digital Encoding Technique

  • Lee, Seongjoo;Lee, Jangwoo;Lee, Mun-Kyo;Nah, Sun-Phil;Song, Minkyu
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제13권5호
    • /
    • pp.473-481
    • /
    • 2013
  • A fractional folding analog-to-digital converter (ADC) with a novel arithmetic digital encoding technique is discussed. In order to reduce the asymmetry errors of the boundary conditions for the conventional folding ADC, a structure using an odd number of folding blocks and fractional folding rate is proposed. To implement the fractional technique, a new arithmetic digital encoding technique composed of a memory and an adder is described. Further, the coding errors generated by device mismatching and other external factors are minimized, since an iterating offset self-calibration technique is adopted with a digital error correction logic. A prototype 8-bit 1GS/s ADC has been fabricated using an 1.2V 0.13 um 1-poly 6-metal CMOS process. The effective chip area is $2.1mm^2$(ADC core : $1.4mm^2$, calibration engine : $0.7mm^2$), and the power consumption is 88 mW. The measured SNDR is 46.22 dB at the conversion rate of 1 GS/s. Both values of INL and DNL are within 1 LSB.

만성 목 통증 환자에서 자가신장운동과 윗등뼈 관절가동술이 통증과 가동범위에 미치는 영향 (Effects of Self-stretching Exercise and Upper Thoracic Joint Mobilization on Range of Motion and Pain of the Patients with Chronic Neck Pain)

  • 황보각;김기철;박윤기
    • 대한물리의학회지
    • /
    • 제7권4호
    • /
    • pp.509-514
    • /
    • 2012
  • PURPOSE: This study aims to compare the effects of upper backbone joint mobilization and self-stretching exercise in the patients with chronic neck pain. METHODS: Thirty seven patients with chronic neck pain were divides into self stretching group(SSG, n=18) and mobilization group(MG, n=19). To assess the degree of neck pain, the visual analog scale (VAS) was utilized, and to measure the joint range of motion at the flexion-extension, it was compared and analyzed by using the cervical range of motion (CROM) device. RESULTS: The joint range of motion and visual analog scale of SSG and MG showed significant effects on both groups. In the comparison of groups, there was no significant difference, but it indicated effects on improving the pain and the range of joint motion in MG. CONCLUSION: According to the analysis, not only self-stretching exercise intervening for direct treatment but also upper backbone joint mobilization intervening for indirect treatment are effective to improve the pain and the range of motion.

포항가속기의 Reflective Memory를 이용한 독립형 BPM 제어시스템 개발 (Development of Independent BPM Control System Using Reflective Memory at PLS)

  • 윤종철;이진원;이은희;강흥식
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2008년도 제39회 하계학술대회
    • /
    • pp.1697-1698
    • /
    • 2008
  • PLS(Pohang Light Source) is 2.5 Gev synchrotron radiation source in Pohang, Korea, which is under operation since 1995. The hardware and software of the old BPM(Beam Position Monitor) data acquisition system for the PLS storage ring was completely upgraded to increase its performance and stability. The new BPM data acquisition system is based on VME-based EPICS (Experimental Physics and Instrument Control System) IOC system. We used 16-bit resolution analog-to-digital conversion board to digitize analog BPM signals. We developed a data average software to average raw BPM data using reflective memory board. We also developed device drivers for VME I/O boards used, IOC database for PV's(Process Variables). The new BPM data acquisition system is currently running for routine operation with good performance and stability. In this paper, we present the hardware and software of the new BPM data acquisition system DTL water skid cooling system and Resonant Control Cooling.

  • PDF

심자도 신호획득을 위한 실시간 256-채널 12-bit 1ks/s 하드웨어 (Real-time 256-channel 12-bit 1ks/s Hardware for MCG Signal Acquisition)

  • 유재택
    • 대한전기학회논문지:시스템및제어부문D
    • /
    • 제54권11호
    • /
    • pp.643-649
    • /
    • 2005
  • A heart diagnosis system adopts Superconducting Quantum Interface Device(SQUD) sensors for precise MCG(MagnetoCardioGram) signal acquisitions. Such system needs to deal with hundreds of sensors, requiring fast signal sampling md precise analog-to-digital conversions(ADC). Our development of hardware board, processing 64-channel 12-bit in 1 ks/s speed, is built by using 8-channel ADC chips, 8-bit microprocessors, SPI interfaces, and specially designed parallel data transfers between microprocessors to meet the 1ks/s, i.e. 1 mili-second sampling interval. We extend the design into 256-channel hardware and analyze the speed .using the measured data from the 64-channel hardware. Since our design exploits full parallel processing, Assembly level coding, and NOP(No Operation) instruction for timing control, the design provides expandability and lowest system timing margin. Our result concludes that the data collection with 256-channel analog input signals can be done in 201.5us time-interval which is much shorter than the required 1 mili-second period.

초음파 탐상을 위한 고속 아날로그 입력 카드의 설계 (Design of High Speed Analog Input Card for Ultrasonic Testing)

  • 이병수;이동원;박두석
    • 한국컴퓨터정보학회논문지
    • /
    • 제5권4호
    • /
    • pp.62-68
    • /
    • 2000
  • A/D Board는 Data Acquisition 시스템에서 가장 중요한 하드웨어 기술로써, 컴퓨터를 이용하는 계측기기에 필수적으로 사용되는 장치이다. 특히, 초음파 탐상 장치의 A/D Board는 수 MHz대의 초음파를 디지털로 변환하기 위해 고속의 A/D 변환기가 필요하고, PC 메모리로 직접 전송할 수 있는 DMA 방식의 회로 설계가 요구된다. 본 연구는 측정하려는 대상으로부터 반사된 초음파 신호를 고속의 A/D 변환기에 의해 디지털화 한 후, 데이터의 Peak값을 추출하여 ISA Bus를 통해서 PC로 전송 지켜주는 카드를 설계하였다. 초음파 탐상에 사용되는 주파수가 보통 10MHz 이상이므로 이 신호를 안정적으로 획득하기 위해서는 샘플링 속도가 초음파 주파수 보다 굇배 이상 빨라야 한다. 따라서 50MHz의 샘플링 속도와 8 비트의 분해능을 갖는 A/D 변환기를 사용하였으며, 변환된 초음파 신호를 고속 처리하기 위해 Positive와 Negative Peak Detection 모드를 동시에 동작하도록 VHDL을 이용하여 설계하였다.

  • PDF

High-Speed Digital/Analog NDR ICs Based on InP RTD/HBT Technology

  • Kim, Cheol-Ho;Jeong, Yong-Sik;Kim, Tae-Ho;Choi, Sun-Kyu;Yang, Kyoung-Hoon
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제6권3호
    • /
    • pp.154-161
    • /
    • 2006
  • This paper describes the new types of ngative differential resistance (NDR) IC applications which use a monolithic quantum-effect device technology based on the RTD/HBT heterostructure design. As a digital IC, a low-power/high-speed MOBILE (MOnostable-BIstable transition Logic Element)-based D-flip flop IC operating in a non-return-to-zero (NRZ) mode is proposed and developed. The fabricated NRZ MOBILE D-flip flop shows high speed operation up to 34 Gb/s which is the highest speed to our knowledge as a MOBILE NRZ D-flip flop, implemented by the RTD/HBT technology. As an analog IC, a 14.75 GHz RTD/HBT differential-mode voltage-controlled oscillator (VCO) with extremely low power consumption and good phase noise characteristics is designed and fabricated. The VCO shows the low dc power consumption of 0.62 mW and good F.O.M of -185 dBc/Hz. Moreover, a high-speed CML-type multi-functional logic, which operates different logic function such as inverter, NAND, NOR, AND and OR in a circuit, is proposed and designed. The operation of the proposed CML-type multi-functional logic gate is simulated up to 30 Gb/s. These results indicate the potential of the RTD based ICs for high speed digital/analog applications.

임베디드 시스템을 이용한 가택의 긴급상황 감시 시스템에 대한 연구 (A Study on Home's Emergency Monitoring System Using Embedded System)

  • 최재우;양승현;노방현;황희융
    • 한국산학기술학회논문지
    • /
    • 제5권1호
    • /
    • pp.60-64
    • /
    • 2004
  • 32비트 RISC 프로세서인 PXA255기반 보드에 임베디드 리눅스 운영체제와 HTTP(Hyperfext Transfer Protocol) 웹서버를 포팅하여 사용자의 웹 브라우져 상에서 원격지 가택에 대한 실시간 감시가 가능한 시스템을 구현하였다. 웹 서버는 GoAhead 웹 서버2.1 버전을 교차 컴파일하여 사용하였으며 가택감시를 위한 아날로그 신호에 대한 입력을 프로세서가 받기 위해 ADC(Analog to Digital Convertor)칩인 ADC0809를 사용하였다 ADC를 위한 디바이스 드라이버를 작성하였으며 이를 웹 브라우져 상에서 실시간적으로 변하는 데이터를 모니터링하기위해 클라이언트 풀(Clieilt Pull)방식을 사용한 CGI-C 응용프로그램을 개발하였다. 감시가 가능한 요소로는 온도, 조도 그리고 가스 유출여부이며 가스 밸브와 현관문의 개폐상태를 확인할 수 있게 하였고 긴급 상황 발생시 경고음을 발생하도록 하였다 최근 홈 디지털 서비스 중에 사용자가 가장 필요로 하는 긴급 상황에 대한 감시 요구를 내장형 시스템을 사용하여 보다 적은비용으로 구현하였다.

  • PDF

실리사이드 공정에 의해 제조된 아날로그용 다결정 실리콘 커패시터의 전기적 특성 변화 (The Effects of Silicide Process on Electrical Properties in an Analog Polysilicon Capacitor)

  • 이재성;이재곤
    • 대한전자공학회논문지SD
    • /
    • 제38권1호
    • /
    • pp.23-29
    • /
    • 2001
  • 아날로그용 다결정 실리콘 커패시터를 Ti-실리사이드 공정으로 제조하여 실리사이드에의한 커패시터의 전기적 특성 변화를 조사하였다. 커패시터의 선형 특성을 개선시키기 위해서는 두 전극으로 사용되는 다결정실리콘의 물성이 동일해야한다. 다결정 실리콘들은 높은 불순물 농도를 가져야하고 그 크기가 같아야한다. 정전용량 전압 계수(Voltage Coefficient of Capacitance ;VCC)는 아날로그 커패시터의 선형성을 나타내는 계수이며, 커패시터의 구성 물질과 커패시터의 구조에 의존하게 된다. 본 연구에서는 다결정 실리콘을 Ti-실리사이드 함으로써 낮은 정전용량 전압 계수를 얻을 수 있었다. 이것은 실리사이드와 다결정 실리콘사이의 계면에서 기생 정전용량이 발생하여, 커패시터의 단위 면적 당 정전용량이 낮아졌기 때문이다. 그러나 실리사이드 공정동안 하층 다결정 실리콘 근처의 산화막에서 양전하가 형성됨을 전기적 특성으로부터 유추하였다.

  • PDF

인터넷을 통한 카메라 디바이스의 영상신호 전달 프로토콜 구현 (Implementation of Video Signal Delivery Protocols for the Camera Device via the Internet)

  • 이지훈;정해;백봉기;조영래
    • 한국정보통신학회논문지
    • /
    • 제25권5호
    • /
    • pp.691-700
    • /
    • 2021
  • IP 카메라는 원격지에서도 감시할 수 있을 뿐만 아니라, UTP를 통해 전원 공급도 가능한 장점을 가지고 있으므로 아날로그 CCTV를 급속하게 대체하고 있다. 본 논문에서는 IP 카메라에 널리 적용되고 있는 ONVIF 표준의 프로토콜 구조와 그 외에도 이를 지원하기 위한 인터넷 프로토콜들을 소개하고, 상용보드 상에서 ONVIF 디바이스를 구현한다. 이러한 기능들은 클라이언트 (PC)의 관리 프로그램에서 제어 가능하지만, 사생활 보호 마스크나 열화상 카메라의 온도표시, 관심 영역과 같은 기능은 디바이스 상에서 웹 뷰어를 통해 구현한다. 실험을 통해 IP 카메라와 클라이언트 프로그램이 주고받는 SOAP 메시지와 스트리밍되는 영상을 통해 ONVIF Profile S와 웹 뷰어 기능을 확인한다.