• 제목/요약/키워드: Adaptive-Loop

검색결과 510건 처리시간 0.027초

적응적 율-왜곡 최적 다중 루프 필터 기법 (Adaptive Rate-Distortion Optimized Multiple Loop Filtering Algorithm)

  • 홍순기;최윤식;김용구
    • 방송공학회논문지
    • /
    • 제15권5호
    • /
    • pp.617-630
    • /
    • 2010
  • 고해상도 비디오에 대한 압축 성능 향상을 위해 ITU-T VCEG에서는 H.264/AVC 표준을 근간으로 다양한 압축 성능 개선 기법들을 추가해 왔는데, 그중 ALF 기법은 양자화에 의해 발생한 오류를 제거할 수 있는 필터링 방법을 제공함으로써, 고해상도 영상에서 평균 9%의 매우 높은 성능 개선 능력을 보이는 핵심 기술이다. 하지만 기존의 ALF는 한 프레임 내에서 하나의 Wiener 필터만을 사용하므로, 다수의 서로 다른 통계적 특성을 가진 영역이 존재하는 경우에는 능률적인 오류 복원 성능을 제공하기 어려운 한계를 가지고 있다. 따라서 본 논문에서는 한 복호 프레임에 존재하는 다양한 영역 별 통계적 특성을 반영하여 보다 유연한 율-왜곡 관점에서의 ALF 선택이 가능할 수 있도록, 적응적 율-왜곡 최적 다중 루프 필터 기법을 제안한다. 제안 알고리즘을 통해 다양한 영상에 대하여 기존 알고리즘의 성능을 안정적으로 개선할 수 있었으며, 영상에 뚜렷한 특성 차이를 지닌 복수의 오브젝트가 존재할 경우에는 더욱 높은 비트율 감소 이득을 얻을 수 있었다.

고효율 비디오 부호화를 위한 적응적 인-루프 필터 방법 (Adaptive In-loop Filter Method for High-efficiency Video Coding)

  • 정광수;남정학;임웅;조현호;심동규;최병두;조대성
    • 방송공학회논문지
    • /
    • 제16권1호
    • /
    • pp.1-13
    • /
    • 2011
  • 본 논문에서는 고효율의 비디오 부호화를 위한 적응적인 인-루프 필터 방법을 제안한다. 최근 비디오 부호화 표준화 단체에서는 영상의 부호화 후 복원된 영상과 원본 영상과의 평균 제곱 오차(mean square error) 관점에서 오차를 최소화하는 Wiener 필터기반의 post-filter hint SEI 메시지 방법과 블록 기반의 필터 제어 방법 (block-based adaptive filter control, BAFC)에 대한 연구가 있었다. Post-filter hint SEI 메시지 방법은 후처리 필터로서 프레임간의 예측 오차를 줄이지 못하는 문제점이 있으며, BAFC 방법은 기존 H.264/AVC의 디블록킹 필터와 독립적으로 동작하기 때문에 인코더 및 디코더 영역에서 높은 연산 복잡도를 차지하는 문제점이 있다. 본 논문에서는 기존 H.264/AVC의 디블록킹 필터와 문맥 기반으로 설계한 인-루프 필터를 적응적으로 사용함으로써 복잡도를 낮추고 부호화 효율을 높이는 인-루프 필터 방법(Low-complexity adaptive in-loop filter, LCALF)을 제안한다. 실험결과에서 제안하는 방법은 기존 방법보다 평균적으로 약 1% 정도의 비트 감소를 보이고, 동시에 디코더 영역에서 약 22% 정도의 낮은 연산 복잡도를 보인다.

자동 극점이동 적응제어 (An Auto Pole Shift Adaptive Control)

  • 김응석;양해원
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1989년도 하계종합학술대회 논문집
    • /
    • pp.146-150
    • /
    • 1989
  • In the pole assignment strategy, the closed loop poles are placed at prespecified locations. The amount of control effort required is to some extent proportional to the distance of the proposed closed loop locations of the poles from their open loop locations. The poor choice of closed loop locations may result in Large control effort and it may nuke the system unstable. To overcome this problem, pole shift control strategy is described in this paper. The validity of the proposed control strategy is assured through some simulations.

  • PDF

A Clock and Data Recovery Circuit with Adaptive Loop Bandwidth Calibration and Idle Power Saved Frequency Acquisition

  • Lee, Won-Young;Jung, Chae Young;Cho, Ara
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제17권4호
    • /
    • pp.568-576
    • /
    • 2017
  • This paper presents a clock and data recovery circuit with an adaptive loop bandwidth calibration scheme and the idle power saved frequency acquisition. The loop bandwidth calibration adaptively controls injection currents of the main loop with a trimmable bandgap reference circuit and trains the VCO to operate in the linear frequency control range. For stand-by power reduction of the phase detector, a clock gating circuit blocks 8-phase clock signals from the VCO and cuts off the current paths of current mode D-flip flops and latches during the frequency acquisition. 77.96% reduction has been accomplished in idle power consumption of the phase detector. In the jitter experiment, the proposed scheme reduces the jitter tolerance variation from 0.45-UI to 0.2-UI at 1-MHz as compared with the conventional circuit.

보드 설계에 따른 Adaptive Bandwidth PLL의 성능 분석 (Performance Analysis of Adaptive Bandwidth PLL According to Board Design)

  • 손영상;위재경
    • 대한전자공학회논문지SD
    • /
    • 제45권4호
    • /
    • pp.146-153
    • /
    • 2008
  • High speed serial link에 적합한 clock multiphase generator용 integrated phase-locked loop (PLL)을 설계하였다. 설계된 PLL은 programmable current mirror를 사용하여 동작 범위 안에서 동일한 loop bandwidth와 damping factor를 가진다. 또한 설계한 PLL 회로 netlists를 가지고 HSPICE 시뮬레이션을 통해 close-loop transfer function과 VCO의 phase noise transfer function을 구하였다. Board 위 칩의 자체 임피던스는 decoupling capacitor의 크기와 위치에 따라 계산된다. 세부적으로, close-loop transfer function에서 gain의 최대값과 VCO noise transfer function에서 gain의 최대값 사이의 주파수범위에서 decoupling capacitor의 크기와 위치에 따른 보드 위 칩의 자체 임피던스를 구하였다. 이를 바탕으로 보드에서의 decoupling capacitor의 크기와 위치가 PLL의 jitter에 어떠한 영향을 미치는지 분석하였다. 설계된 PLL은 1.8V의 동작 전압에서 400MHz에서 2GH의 wide operation range를 가지며 $0.18-{\mu}m$ EMOS공정으로 설계하였다. Reference clock은 100MHz이며 전체 PLL power consumption은 1.2GHz에서 17.28 mW이다.

Adaptive Duty Cycling MAC Protocols Using Closed-Loop Control for Wireless Sensor Networks

  • Kim, Jae-Hyun;Kim, Seog-Gyu;Lee, Jai-Yong
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제5권1호
    • /
    • pp.105-122
    • /
    • 2011
  • The fundamental design goal of wireless sensor MAC protocols is to minimize unnecessary power consumption of the sensor nodes, because of its stringent resource constraints and ultra-power limitation. In existing MAC protocols in wireless sensor networks (WSNs), duty cycling, in which each node periodically cycles between the active and sleep states, has been introduced to reduce unnecessary energy consumption. Existing MAC schemes, however, use a fixed duty cycling regardless of multi-hop communication and traffic fluctuations. On the other hand, there is a tradeoff between energy efficiency and delay caused by duty cycling mechanism in multi-hop communication and existing MAC approaches only tend to improve energy efficiency with sacrificing data delivery delay. In this paper, we propose two different MAC schemes (ADS-MAC and ELA-MAC) using closed-loop control in order to achieve both energy savings and minimal delay in wireless sensor networks. The two proposed MAC schemes, which are synchronous and asynchronous approaches, respectively, utilize an adaptive timer and a successive preload frame with closed-loop control for adaptive duty cycling. As a result, the analysis and the simulation results show that our schemes outperform existing schemes in terms of energy efficiency and delivery delay.

Adaptive Digital Background Gain Mismatch Calibration for Multi-lane High-speed Serial Links

  • Lim, Hyun-Wook;Kong, Bai-Sun;Jun, Young-Hyun
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제15권1호
    • /
    • pp.96-100
    • /
    • 2015
  • Adaptive background gain calibration loop for multi-lane serial links is proposed. In order to detect and cancel gain mismatches between lanes, a single digital loop using a ${\sum}{\Delta}$ ADC is employed, which provides a real-time adaptation of gain variations and is shared among all lanes to reduce power and area. Evaluation result showed that gain mismatches between lanes were well calibrated and tracked, resulting in timing budget at $10^{-6}$ BER increased from 0.261 UI to 0.363 UI with stable loop convergence.

적응형 다항식 전치왜곡기의 안정화 (Stabilization of an Adaptive Polynomial Predistorter)

  • 김동현;이상설
    • 한국전자파학회논문지
    • /
    • 제13권5호
    • /
    • pp.475-483
    • /
    • 2002
  • 적응형 전치왜곡 선형화기를 안정화하기 위한 구조를 제안한다. 증폭기 궤환 루프에 의한 출력 신호의 루프 지연을 보상하기 위해 지연 제어 회로를 추가하고, 적응 앨거리즘으로 사용된 RLS 앨거리즘이 갖는 수치적 불안정성을 완화하기 위하여 Yang의 앨거리즘을 도입한다. 이 방법을 다항식형 전치왜곡기를 이용한 선형화기에 적용하고 모의실험을 통하여 그 효용성을 확인한다.

기존제어기와 신경회로망의 혼합제어기법을 이용한 미사일 적응 제어기 설계 (Adaptive Control Design for Missile using Neural Networks Augmentation of Existing Controller)

  • 김광찬;성재민;김병수
    • 제어로봇시스템학회논문지
    • /
    • 제14권12호
    • /
    • pp.1218-1225
    • /
    • 2008
  • This paper presents the design of a neural network based adaptive control for missile is presented. The application model is Exocet MM40, which is derived from missile DATCOM database. Acceleration of missile by tail Fin control cannot be controllable by DMI (Dynamic Model Inversion) directly because it is non-minimum phase system. So, the inner loop consists of DMI and NN (Neural Network) and the outer loop consists of PI controller. In order to satisfy the performances only with PI controller, it is necessary to do some additional process such as gain tuning and scheduling. In this paper, all flight area would be covered by just one PI gains without tuning and scheduling by applying mixture control technique of conventional controller and NN to the outer loop. Also, the simulation model is designed by considering non-minimum phase system and compared the performances to distinguish the validity of control law with conventional PI controller.

VVC의 In-Loop Filter 기술

  • 박도현;윤용욱;김재곤
    • 방송과미디어
    • /
    • 제24권4호
    • /
    • pp.87-101
    • /
    • 2019
  • JVET(Joint Video Experts Team)에서 새로운 비디오 압축 표준으로 진행 중인 VVC(Versatile Video Coding)에서는 HEVC(High Efficiency Video Coding)의 기술을 근간으로 부호화 효율을 높일 수 있는 다양한 새로운 기술들을 채택하고 있다. 인루프 필터(In-Loop Filter)는 복원영상의 화질을 향상시키기 위한 기술로 주관적 화질 개선뿐만 아니라 부호화 효율을 향상시키는 기술로 기존 HEVC의 확장 기술 및 새로운 인루프 필터 기술을 채택하고 있다. 본 고에서는 VVC의 CD에 채택되어 있는 인루프 필터 기술들을 소개한다. 인루프 필터 기술은 HEVC에 채택되어 있는 디블록킹 필터(Deblocking Filter: DF)와 SAO(Sample Adaptive Offset), 새로이 추가된 ALF(Adaptive Loop Filter)의 3가지의 필터와 LMCS(Luma Mapping with Chroma Scaling) 기술을 포함하고 있다. 이들 인루프 필터 기술은 주관적 화질 개선과 부호화 효율을 크게 개선하고 있으며, 2020년 7월 FDIS(Final Draft International Standard) 완료를 앞두고 인루프 필터링의 다양화로 인한 성능과 복잡도를 고려한 간소화 및 병렬처리 등의 고속화에 대한 표준화가 지속적으로 이루어질 전망이다.