• IEIE Transactions on Smart Processing and Computing
• /
• 제5권1호
• /
• pp.35-42
• /
• 2016

Developments in power electronics have enabled the widespread application of Pulse Width Modulation (PWM) inverters, notably for connecting renewable systems to the grid. This study demonstrates that a high-quality power can be achieved using a stand-alone inverter, whereby the comparison between the power quality of the stand-alone inverter with battery storage (off-grid) and the power quality of the utility network is presented. Multi-loop control techniques for a single phase stand-alone inverter are used. A capacitor current control is used to give active damping and enhance the transient and steady state inverter performance. A capacitor current control is cheaper than the inductor current control, where a small current sensing resistor is used. The output voltage control is used to improve the system performance and also control the output voltage. The inner control loop uses a proportional gain current controller and the outer loop is implemented using internal model control proportional-integral-derivative to ensure stability. The optimal controls are achieved by using the Sisotool tool in MATLAB/Simulink. The outcome of the control scheme of the numerical model of the stand-alone inverter has a smooth and good dynamic performance, but also a strong robustness to load variations. The numerical model of the stand-alone inverter and its power quality are presented, and the power quality is shown to meet the IEEE 519-2014. Furthermore, the power quality of the off-grid system is measured experimentally and compared with the grid power, showing power quality of off-grid system to be better than that of the utility network.

• 스마트미디어저널
• /
• 제4권2호
• /
• pp.55-61
• /
• 2015

A bandwidth-enhanced ultra-wide band (UWB) CMOS balun-LNA is implemented as a part of a software defined radio (SDR) receiver which supports multi-band and multi-standard. The proposed balun-LNA is composed of a single-to-differential converter, a differential-to-single voltage summer with inductive shunt peaking, a negative feedback network, and a differential output buffer with composite common-drain (CD) and common-source (CS) amplifiers. By feeding the single-ended output of the voltage summer to the input of the LNA through a feedback network, a wideband balun-LNA exploiting negative feedback is implemented. By adopting a source follower-based inductive shunt peaking, the proposed balun-LNA achieves a wider gain bandwidth. Two LNA design examples are presented to demonstrate the usefulness of the proposed approach. The LNA I adopts the CS amplifier with a common gate common source (CGCS) balun load as the S-to-D converter for high gain and low noise figure (NF) and the LNA II uses the differential amplifier with the ac-grounded second input terminal as the S-to-D converter for high second-order input-referred intercept point (IIP2). The 3 dB gain bandwidth of the proposed balun-LNA (LNA I) is above 5 GHz and the NF is below 4 dB from 100 MHz to 5 GHz. An average power gain of 18 dB and an IIP3 of -8 ~ -2 dBm are obtained. In simulation, IIP2 of the LNA II is at least 5 dB higher than that of the LNA I with same power consumption.

• 전력전자학회논문지
• /
• 제7권4호
• /
• pp.346-352
• /
• 2002

본 논문에서는 정류용 다이오드의 역 회복시 발생하는 손실을 줄이기 위한 새로운 듀얼 모드로 동작하는 ZCS-PWM 승압형 컨버터를 제안한다 제안된 회로에서 각각의 스위치는 소프트 스위칭 조건에서 매 사이클마다 교번으로 스위칭 동작을 하고 스위치 $S_2$에 직렬로 공진형 인덕터 Lr을 달아서 스위칭 손실과 EMI 노이즈와 관련된 정류용 다이오드$(D, D_1)$의 역 회복 전류를 감소시켰다. 제안된 컨버터는 기존의 ZVT-PWM 컨버터$^{[2]}$에 수동 및 능동 소자를 더 이상 추가하지 않기 때문에 각 소자들이 받는 전류/전압 스트레스는 기존의 하드 스위칭 컨버터 같다. 본 논문에서는 제안된 회로의 동작을 분석하고 이를 바탕으로 제작 및 실험을 통해서 타당성을 입증하였다.

• 대한전자공학회논문지SD
• /
• 제42권8호
• /
• pp.53-60
• /
• 2005

최근 낮은 기가비트급 광통신 집적회로의 구현에 sub-micron CMOS 공정이 적용되고 있다. 본 논문에서는 표준 0.35mm CMOS 공정을 이용하여 4채널 3.125Gb/s 차동 전치증폭기 어레이를 구현하였다. 설계한 각 채널의 전치증폭기는 차동구조로 regulated cascode (RGC) 설계 기법을 이용하였고, 액티브 인덕터를 이용한 인덕티브 피킹 기술을 이용하여 대역폭 확장을 하였다 Post-layout 시뮬레이션 결과, 각 채널 당 59.3dBW의 트랜스임피던스 이득, 0.5pF 기생 포토다이오드 캐패시턴스에 대해 2.450Hz의 -3dB 대역폭, 그리고 18.4pA/sqrt(Hz)의 평균 노이즈 전류 스펙트럼 밀도를 보였다. 전치증폭기 어레이의 공급전원은 단일전압 3.3V 이고, 전력소모는 92mw이다. 이는 4채널 RGC 전치증폭기 어레이가 저전력, 초고속 광인터컨넥트 분야에 적합함을 보여준다.

• 한국전자파학회논문지
• /
• 제22권2호
• /
• pp.162-172
• /
• 2011

본 논문에서는 WiMAX 주파수 대역(2.3~2.7 GHz)에서 동작하는 4 W급 소형 전력증폭기 모듈을 설계, 제작하였다. 본 연구에 사용된 능동소자는 최근 발표된 Triquint사의 GaN HEMT 소자(Bare-chip)이다. 본 논문에서는 전력증폭기를 설계하기 위하여, 먼저 자체 제작한 조정용 지그(jig)를 사용하여 상용 칩의 최적 임피던스를 실험을 통해 추출하였으며, 추출한 임피던스를 적용한 EM-simulation으로 F급 설계를 행하였다. 소형의 패키지(모듈)에 집적하고 정합하기 위하여 인덕터와 커패시터는 각각 spiral inductor, interdigital capacitor로 구현하였다. 소형으로($4.4{\times}4.4\;mm^2$) 패키지된 전력증폭기 모듈의 경우, 출력은 36 dBm, 효율은 50 % 그리고 2차 및 3차 고조파에 대한 고조파 억제는 40 dBc 이상의 특성을 보였다.

• 한국전자파학회논문지
• /
• 제22권2호
• /
• pp.199-207
• /
• 2011

0.25 um SiGe BiCMOS 공정을 이용하여 Ku-대역 저잡음 증폭기가 설계 및 제작되었다. 개발된 Ku-대역 저잡음 증폭기는 BiCMOS 공정의 HBT 소자를 이용하여 설계되었으며, 9~14 GHz 대역에서 2.05 dB 이하의 잡음 지수 특성과 19 dB 이상의 이득 특성을 가지고 있다. 제조 공정과 관련되어 제공된 PDK의 부정확성 및 부족한 인덕터 라이브러리를 보완하기 위하여 p-tap 값 최적화와 인덕터의 EM 시뮬레이션 기법 등을 활용하였다. 총 2회의 제작 공정을 수행하였으며, 최종 제작된 Ku-대역 저잡음 증폭기는 $0.65\;mm{\times}0.55\;mm$의 크기로 구현되었다. 특히 최종 제작된 저잡음 증폭기의 레이아웃에서 입/출력 RF Pad와 Bias Pad 등을 제외하고 약 $0.4\;mm{\times}0.4\;mm$ 정도의 크기를 갖도록 조정되어 다기능 RFIC의 증폭단으로 활용되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 추계학술대회
• /
• pp.31-34
• /
• 2018

본 논문에서는 다중 입력 에너지 하베스팅 시스템을 위한 저전력 벅-부스트 변환기를 설계하였다. 설계된 회로는 3개의 입력 채널로부터 수확되는 에너지를 실시간 병합한 후, 저장 커패시터에 저장하는 역할을 한다. 하나의 외부 인덕터를 사용하고 Arbiter를 이용한 시간분할 기법을 적용하여 벅-부스트 변환기의 구조를 간략히 하였다. 또한 시스템의 효율을 향상시키기 위해 변환기의 컨트롤러 회로들은 전류소모가 최소화 되도록 설계하였다. 제안된 회로는 $0.35{\mu}m$ CMOS 공정으로 설계하였다. 모의실험 결과 설계된 회로는 3개의 입력 채널이 모두 활성화 되었을 때 최대 490nA의 전류를 소모하며, 최대 전력효율은 92%이다. 설계된 회로의 칩 면적은 $1310{\mu}m{\times}1100{\mu}m$이다.

• Journal of Power Electronics
• /
• 제5권3호
• /
• pp.233-239
• /
• 2005

In this paper, a new conceptual circuit configuration of a 3-phase voltage source, soft switching AC-DC-AC converter using an IGBT module, which has one ARCPL circuit and one ARDCL circuit, is presented. In actuality, the ARCPL circuit is applied in the 3-phase voltage source rectifier side, and the ARDCL circuit is in the inverter side. And more, each power semiconductor device has a novel clamp snubber circuit, which can save the power semiconductor device from voltage and current across each power device. The proposed soft switching circuits have only two active power semiconductor devices. These ARCPL and ARDCL circuits consist of fewer parts than the conventional soft switching circuit. Furthermore, the proposed 3-phase voltage source soft switching AC-DC-AC power conversion system needs no additional sensor for complete soft switching as compared with the conventional 3-phase voltage source AC-DC-AC power conversion system. In addition to this, these soft switching circuits operate only once in one sampling term. Therefore, the power conversion efficiency of the proposed AC-DC-AC converter system will get higher than a conventional soft switching converter system because of the reduced ARCPL and ARDCL circuit losses. The operation timing and terms for ARDCL and ARCPL circuits are calculated and controlled by the smoothing DC capacitor voltage and the output AC current. Using this control, the loss of the soft switching circuits are reduced owing to reduced resonant inductor current in ARCPL and ARDCL circuits as compared with the conventional controlled soft switching power conversion system. The operating performances of proposed soft switching AC-DC-AC converter treated here are evaluated on the basis of experimental results in a 50kVA setup in this paper. As a result of experiment on the 50kVA system, it was confirmed that the proposed circuit could reduce conduction noise below 10 MHz and improve the conversion efficiency from 88. 5% to 90.5%, when compared with the hard switching circuit.

• Journal of Power Electronics
• /
• 제17권4호
• /
• pp.942-952
• /
• 2017

Modular multilevel converters (MMCs) have been receiving extensive research interest in high/medium-voltage applications due to its modularity, scalability, reliability, high-voltage capability, and excellent harmonic performance. Submodule capacitors are usually rather bulky because they have to withstand fundamental frequency voltage fluctuations. To reduce the capacitance of these capacitors, this study proposes a modified MMC with an active power decoupling circuit within each submodule. The modified submodule contains an auxiliary half bridge, with its capacitor split in two. Also, the midpoints of the half bridge and the split capacitors are connected by an inductor. With this modified submodule, the fundamental frequency voltage fluctuation can be suppressed to a great extent. The second-order voltage fluctuation, which is the second most significant component in submodule voltage fluctuations, is removed by the proper control of the second-order circulating current. Consequently, the submodule capacitance is significantly reduced. The viability and effectiveness of the proposed new MMC are confirmed by the simulation and experimental results. The proposed MMC is best suited for medium-voltage applications where power density is given a high priority.

• 전기전자학회논문지
• /
• 제23권3호
• /
• pp.858-864
• /
• 2019

본 논문에서는 센서 유틸리티 네트워크에서 센서 노드들 사이의 주파수 차이로 인한 데이터 손실을 제거하기 위한 클록 시스템이 제안된다. 각 센서 노드를 위한 제안된 클록 시스템은 버스트 클록-데이터 복원 회로, 32-위상 클록을 출력하는 디지털 위상 고정 루프, 그리고 프로그래밍 가능한 개방형 루프 분수 분할기를 사용하는 디지털 주파수 합성기로 구성된다. 첫번째 센서 노드에는 버스트 클록-데이터 복원 회로 대신 능동 인덕터를 사용하는 CMOS 발진기가 사용된다. 제안된 클록 시스템은 1.2 V 공급 전압을 이용하는 65nm CMOS 공정에서 설계된다. 센서 노드들 사이의 주파수 오류가 1%일 때, 제안하는 버스트 클록-데이터 복원 회로는 기준 클록으로 5Mbps 데이터 속도에 대해 64배 체배된 주파수를 가짐으로 4.95 ns의 시간지터를 가진다. 설계된 디지털 주파수 합성기의 주파수 변경은 100 kHz에서 320 MHz의 주파수 범위에서 출력 클록의 한 주기 내에 수행된다.