• 정보처리학회논문지C
• /
• 제11C권1호
• /
• pp.141-148
• /
• 2004

최근 초고속 인터넷, HDTV, 3차원 입체 고 선명 TV, 그리고 ATM backbone 망 등과 같은 광대역 통신의 요구가 빠른 속도로 증가하고 있다. 따라서 무선망을 통한 광대역 데이터를 전송하기 위해 Ka 대역 주파수의 사용이 요구된다. 그런데 Ka 대역 주파수를 사용하면 강우에 의한 페이딩이나 대기손실에 의해 수신 데이터의 성능이 심각하게 영향을 받는다. 따라서 채널환경에 의한 성능 감소를 극복하기 위해 적응형 모뎀이 요구된다. 본 논문에서는 채널환경을 극복하는 155Mbps급 적응형 모뎀의 구조를 제시하고 설계한다. Ka 대역의 무선통신 채널에 대한 강우감쇠를 보상하기 위해 다양한 부호 율을 갖는 적응형 부호화 기법 및 TC-8PSK, QPSK, BPSK와 같은 다중 변조기법을 채택한다. 또한 본 논문에서는 다중 복조기에서 변조방식의 정보 없이 복조하기 위한 블라인드 복조방법을 제안하고, 빠른 위상모호성 해결 방법을 제안하며, SPW모델에 의해 적응형 모뎀의 설계와 시뮬레이션 결과를 제시한다. 본 155Mbps급 적응형 Modem은 $0.25\mu{m}$ CMOS 표준 셀 기술과 95만 게이트로 설계하고 구현하였다.

• 전기전자학회논문지
• /
• 제3권1호
• /
• pp.11-21
• /
• 1999

본 논문은 기존의 오디오 DAC 칩 외부의 아날로그 저역통과 필터를 하나의 칩에 집적하기 위하여 디지털 보간 필터의 구조를 FIR와 IIR 필터를 혼합한 구조를 제시하였다. 제시된 디지털 보간 필터를 이용한 ${\Delta}{\Sigma}$ 변조기 출력은 통과대역 내 (>$0.41{\times}fs$) 진폭은 ${\pm}0.001dB,\;0.41{\times}fs$에서 감쇠는 -0.0025[dB], 저지대역 이상(>$0.59{\times}fs$)에서 감쇠는 -75dB였고, 통과대역 내에서 군지연이 30.07/fs[s]이고, 군지연 오차가 0.1672%였다. 또한 저지대역 65[kHz]에서 감쇠가 약 -20[dB] 향상되어 이로 인해 기존의 디지털 보간 필터 구조에 비해 아날로그 저역통과 필터의 RC 적을 감소시킬 수 있음을 알 수 있었다.

• 한국농업기계학회:학술대회논문집
• /
• 한국농업기계학회 2017년도 춘계공동학술대회
• /
• pp.146-146
• /
• 2017

현대의 스마트폰 및 태블릿pc등을 가능하게 만든 집적 기술 중의 하나는 3차원 집적 회로(3D-IC)와 같은 패키징 기술이다. 이러한 첨단 3차원 집적 기술은 메모리집적을 통한 대용량 메모리 모듈 개발뿐만 아니라, 메모리와 프로세서의 집적, high-end FPGA, Back side imaging (BSI) 센서 모듈, MEMS 센서와 ASIC 집적, High Bright (HB) LED 모듈 등에 적용되고 있다. 3D-IC의 3차원 모듈 제작 시에는 기존에 발생하지 않았던 여러 가지 파괴 모드들이 발생하고 있는데 Thermal/Photonic Emission 장비 등 기존의 2차원 결함분리 (Fault Isolation) 기술로는 첨단의 3차원 적층 제품들에서 발생하는 불량을 비파괴적으로 혹은 3차원적으로 분리하는 것이 불가능하므로, 비파괴 3차원 결함 분리 기술은 향후 선행 제품 적기 개발에 매우 필수적인 기술이다. 본 연구는 3D-IC 반도체의 비파괴적 내부결함 검사를 위하여 가시광선-근적외선 대역(351nm~1770nm)의 InGaAs (Indium Galium Arsenide) 계열 영상검출기 (imaging detector)를 사용하여 분광 시스템 광학 설계를 통한 초분광 영상 기반 검출 모듈을 제작하였다. 제작된 초분광 영상 기반 검출 모듈을 이용하여 구리 회로 위에 실리콘 웨이퍼가 3단 적층 된 반도체 더미 샘플의 초분광 영상을 촬영하였으며, 촬영된 초분광 영상에 대하여 Chemometrics model 기반의 분석기술을 적용하여 실리콘 웨이퍼 내부의 집적 구조에 대한 검사가 가능함을 확인하였다.

• 한국멀티미디어학회논문지
• /
• 제13권7호
• /
• pp.943-949
• /
• 2010

본 논문은 하드웨어 곱셈 연산을 최적화하여 리프팅 기반의 9/7 웨이블릿 필터의 개선된 VLSI의 구조를 제안한다. 제안한 구조는 범용 곱셈기를 사용하는 기존의 리프팅 기반의 웨이블릿 필터와 비교하여 화질의 열화 없이 보다 적은 로직과 전력소모를 갖는다. 본 논문은 Pattern search 기반의 Lefevre 알고리즘을 이용하여 하드웨어 구조를 개선한다. 제안한 구조는 범용의 곱셈기를 단순한 shift-add 연산으로 대체하여 하드웨어 구현을 단순하게 하고 계산 속도를 빠르게 한다. 제안한 구조와 기존의 구조를 Verilog HDL을 이용하여 구현하고 비교 실험하였다. 두 구조는 0.18um 디지털 CMOS 공정의 스탠다드 셀을 이용하여 합성된다. 제안한 구조는 200MHz의 합성 타겟 클록 주파수에서 기존의 구조에 비해 면적, 전력소모와 최대 지연시간이 각각 약 51%, 43%와 30%로 감소하였다. 구현 결과를 통해 제안한 구조가 범용의 곱셈기 블록을 사용한 기존의 구조보다 스탠다드 셀을 이용한 ASIC 구현에 보다 적합하다는 것을 보여준다.

• 한국통신학회논문지
• /
• 제29권1A호
• /
• pp.31-36
• /
• 2004

이동통신 무선접속 기술 요소 중 하나인 MC-CDMA 시스템의 레이크 수신기는 다수 채널로 전송된 신호들을 동시에 복조해야 하므로 트래픽 채널을 복조하는 데이터 상관기의 수가 왈쉬 코드 채널의 수만큼 증가하게 되어 신호처리의 복잡도가 증가되는 단점을 갖게 된다. 본 논문에서는 데이터 상관기들의 증가로 인한 데이터 처리시간 지연을 감소시키기 위해 Walsh Switching, 공유 accumulator, pipeline-FWHT 알고리즘을 적용한 새로운 레이크 수신기 구조를 제안했다. 모의실험 결과, 왈쉬 코드 채널의 수 N=4에 대한 데이터 상관기의 연산 동작 수는 512 가산에서 160 가산으로 약 3.2배 감소하였고, 데이터 처리시간은 $18.3\%$ 감소하였음을 확인하였다

• 전자공학회논문지SC
• /
• 제39권3호
• /
• pp.228-238
• /
• 2002

본 논문은 메탈 할라이드 램프용 고주파 변조 방식 전자식 안정기의 디지털 제어기에 관한 것이다. 제안한 디지털 제어기에는 소프트 스타팅, 무부하 보호, 과전류 보호, 전력 제어 알고리즘이 포함되어 있다. 또한 제안한 디지털 제어기는 고주파 변조 제어 및 공명 현상회피 알고리즘을 수행한다. ASIC을 이용한 저가 양산을 위하여 제안한 제어기는 마이크로프로세서를 이용하지 않고 단지 FPGA만을 사용하여 설계하였다. 본 논문에서는 구체적인 디지털 제어 알고리즘들을 기술하였으며 프로토 타입의 150w 메탈 할라이드 램프용 전자식 안정기의 실험 결과를 나타내었다.

• 대한전자공학회논문지SP
• /
• 제44권5호
• /
• pp.112-117
• /
• 2007

이 논문은 MPEG-2/4 Advanced Audio Coding(AAC), 돌비 AC-3, MPEG-2 Backward Compatible(BC) 등 오디오 압축 알고리즘을 효율적으로 구현할 수 있는 전용의 하드웨어를 가진 DSP 구조를 제안하며 제안된 전용의 하드웨어를 구동하기 위한 DSP 전용 명령어들을 제공한다. 제안된 구조는 효율적인 MDCT/IMDCT(Inverse Modified Discrete Cosine Transform), 허프만 복호 연산을 지원한다. 제안된 하드웨어 구조는 TMS320C62x, ASDSP21060 등 상용 DSP프로세서와 비교하여 매우 우수한 MDCT/IMDCT 연산 성능을 보인다. 또한 제안된 전용 허프만 복호 가속기는 1 사이클에 복호화 및 오퍼랜드 준비를 병렬 수행하여 고속 연산에 적합하다. 제안된 DPU(Data Processing Unit)는 Samsung SEC $0.18{\mu}m$ 표준 셀 라이브러리를 사용하여 107,860 게이트를 나타내며 150 MIPS 를 나타낸다.

• 한국정보과학회논문지:시스템및이론
• /
• 제31권8호
• /
• pp.453-464
• /
• 2004

In order to solve the well-known drawback of reduced flexibility that is associate with ASIC implementations, this paper proposes a novel arithmetic unit over GF(2$^{m}$ ) for field programmable gate arrays (FPGAs) implementations of elliptic curve cryptographic processor. The proposed arithmetic unit is based on the binary extended GCD algorithm and the MSB-first multiplication scheme, and designed as systolic architecture to remove global signals broadcasting. The proposed architecture can perform both division and multiplication in GF(2$^{m}$ ). In other word, when input data come in continuously, it produces division results at a rate of one per m clock cycles after an initial delay of 5m-2 in division mode and multiplication results at a rate of one per m clock cycles after an initial delay of 3m in multiplication mode respectively. Analysis shows that while previously proposed dividers have area complexity of Ο(m$^2$) or Ο(mㆍ(log$_2$$^{m}$ )), the Proposed architecture has area complexity of Ο(m), In addition, the proposed architecture has significantly less computational delay time compared with the divider which has area complexity of Ο(mㆍ(log$_2$$^{m}$ )). FPGA implementation results of the proposed arithmetic unit, in which Altera's EP2A70F1508C-7 was used as the target device, show that it ran at maximum 121MHz and utilized 52% of the chip area in GF(2$^{571}$ ). Therefore, when elliptic curve cryptographic processor is implemented on FPGAs, the proposed arithmetic unit is well suited for both division and multiplication circuit.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.444-447
• /
• 2011

본 논문에서는 H.264/AVC 복호기의 병렬 역변환 구조와 공통연산기 구조를 갖는 역양자화 구조를 제안한다. 제안하는 역양자화 구조는 하나의 공통 연산기를 사용함으로써 하드웨어 면적 및 계산 복잡도가 감소한다. 역변환 구조는 1개의 수평 DCT 연산기와 4개의 수직 DCT 연산기를 갖는 병렬구조를 적용하여 역변환 과정을 수행하는데 4 사이클이 소요된다. 또한 역변환 및 역양자화 구조에 2단 파이프라인 구조를 적용하여 1개의 $4{\times}4$ 블록을 처리하는데 5 사이클이 소요되어 수행 사이클 수를 감소시킨다. 제안하는 역변환 및 역양자화 구조를 Magnachip 0.18um CMOS 공정 라이브러리를 이용하여 ASIC 칩으로 설계한 결과 13MHz의 동작 주파수에서 게이트 수는 14.3K이고 제안한 역양자화 구조의 면적은 기존 구조 대비 39.6% 감소되었고, 표준 참조 소프트웨어 JM 9.4에서 추출한 데이터를 이용하여 성능을 측정한 결과 제안하는 구조의 수행 사이클 수가 기존 구조 대비 49.09% 향상되었다.

• 전기의세계
• /
• 제24권4호
• /
• pp.42-51
• /
• 1975

전기공학은 그 분야가 광범위하면서 세분된 여러 소분야로 구성되어 있기 때문에 이를 간단한 몇마디로 표현하기는 불가능하다. 그러나 전기기술자는 전하를 위시하여 전하간의 힘 및 전하간의 에너지 교환에 관하여 주로 관여하게 된다. 즉 전기기술자는 전기적 에너지 및 정보의 발생, 전송, 기억 및 제어를 최적화할 책임이 있고, 그 분야는 부단히 팽창일로에 있으며 변해가고 있다. 즉 학문적인 기초이론 뿐만아니라 실제 응용분야인 산업분야에서도 눈부신 발전과 변화를 가져왔다. 현대산업 및 기술구조의 질적개선은 기술 반감기의 감소, 막대한 양의 정보처리, 시스템의 대형화, 복잡화 현상을 가져왔으며 기술자체가 사회경제활동에 미치는 영향을 극대화시켰다. 그러므로 오늘날의 모든 전기기술자들은 신뢰성을 고려한 보다 넓은 의미에서의 책임을 느껴야 한다. 조국의 근대화와 방위산업육성 과정에서 중추적 역할을 담당할 이러한 전기공학분야의 중견연구원 및 기술자를 양성하는 공과대학전기공학과의 교과과정 역시 부단히 변하는 각종 환경에 적응될 수 있는 dynamic한 것이 되어야 한다. 즉 공과대학 전기공학과이 교과과정은 어떤 특정되고 고정된 기술 또는 설계에 대한 교과목으로 치우치는 것보다 수명이 길고 강력한 응용력과 창의력을 발휘하여 우리의 기술을 토착화하여 이를 우리의 것으로 만들 수 있는 것이 되어야 한다. 이러한 국내외적인 현실을 고려하여 당학회에서는 1974년도 조사연구사업의 일환으로 교과과정조사회를 구성하여 국내의 여러대학의 전기공학과 교과과정편성에 다소의 도움을 주고저 일차적인 시안으로서 다음과 같은 특징을 갖는 교과과정을 작성하였다.{3}$N$_{4}$등의 산화물 및 질화물로 대표되는 분자성 비정질 물질로서 금지대는 2eV보다 큰 세종류로 크게 분류할 수 있다. 분류할 수 있다. 한다. 단 개개의 문제에 관한 구체적인 해석 또는 검토에 관하여는 다음 기회에 미루기로하고, 우선 여기서는 당면문제로서 대처하지 않으면 안될 자동주파수제어문제및 계통의 경제운용문제만에 한정하여, 이것을 우리나라의 현상과 관련시켜 개설하고, 이들의 자동화에 관한 기본적인 문제를 간단히 적어 보겠다. 가능하다. 제작완료된 ASIC은 기능시험을 완료했으며 실제 line-of-sight(LOS) 시스템 구현에 적용중이다. 시대를 살아 갈 회원들이다. '컨텐츠의 시대'가 개막되는 것이며, 신세기통신과 SK텔레콤은 선의의 경쟁 과 협력을 통해 이동인터넷 서비스의 컨텐츠를 개발해 나가게 될 것이다. 3배가 높았다. 효소 활성에 필수적인 물의 양에 따른 DIAION WA30의 라세미화 효율에 관하여 실험한 결과, 물의 양이 증가할수록 그 효율은 감소하였다. DIAION WA30을 라세미화 촉매로 사용하여 아이소옥탄 내에서 라세믹 나프록센 2,2,2-트리플로로에틸 씨오에스터의 효소적 DKR 반응을 수행해 보았다. 그 결과 DIAION WA30을 사용하지 않은 경우에 비해 반응 전환율과 생성물의 광학 순도는 급격히 향상되었다. 전통적 광학분할 반응의 최대 50%라는 전환율의 제한이 본 연구에서 찾은 DIAION WA30을 첨가함으로써 성공적으로 극복되었다. 또한 고체 염기촉매인 DIAION WA30의 사용은 라세미화 촉매의 회수 및 재사용이 가능하게 해준다.해준다