• 한국통신학회논문지
• /
• 제40권4호
• /
• pp.613-618
• /
• 2015

본 논문은 2단 플래시 A/D 변환기를 이용한 저전력 CMOS 플래시-SAR(successive approximation register)A/D 변환기를 제안한다. 전체 회로 구조는 상위 2비트 고속 플래시 A/D 변환기, 하위 8비트 저 전력 SAR A/D 변환기로 구성되어서 데이터 변환 클럭 수를 감소시켜서 변환속도를 향상시켰다. 또한 하위 8비트를 SAR 논리회로와 커패시터 D/A 변환기를 이용하여 저 전력으로 회로를 설계하였다. 제안 된 A/D 변환기는 $0.18{\mu}m$ CMOS 공정을 이용하여 구현하였고 2MS/s의 변환속도를 갖으며 9.16비트의 ENOB(effective number of bit)이 측정되었다. 면적과 전력소모는 각각 $450{\times}650{\mu}m^2$와 $136{\mu}W$이고 120fJ/step의 FoM을 갖는다.

• 한국음향학회지
• /
• 제21권5호
• /
• pp.462-470
• /
• 2002

협대역 음성부호화기에 비해 훨씬 우수한 합성음의 음질을 보이는 광대역 음성부호화기는 상대적으로 높은 전송률을 가져서 협대역 음성부호화기에 비해 사용범위가 제한되었다. 광대역 음성부호화기에서 이러한 전송 속도를 협대역 음성부호화기와 비슷한 수준으로 낮출 수 있다면, 보다 나은 음질의 음성 통신 시스템을 구현할 수 있을 것이다. 본 논문에서는 16㎑로 샘플링 된 입력 음성신호를 동일한 대역폭을 갖는 두부대역으로 분리하여, 저대역 부호화에는 유럽의 이동통신 표준안인 GSM-EFR 협대역 음성부호화기를 적용하고, 고대역 부호화에는 웨이브렛 변환을 이용하여 고안한 부대역 음성부화기를 적용한 광대역 음성부화기를 제안하였다. 제안한 음성부호화기는 저대역 신호와 고대역 신호의 부호화에 각각 12.2 kbps, 6.7 kbps의 전송 속도를 할당하여 18.9 kbps의 전송속도를 가지며, 합성음의 음질은 56 kbps의 전송속도를 갖는 G.722음성부호화기의 합성음과 비슷한 음질을 유지하였다.

• 한국통신학회논문지
• /
• 제37A권9호
• /
• pp.728-737
• /
• 2012

본 논문은 계층변조(Hierarchical Modulation) 기법이 적용된 지상파 방송 전송 시스템의 지상파 방송권역 판단을 위한 해석적 기법을 제시한다. 계층 변조된 비균일 QAM 성상도에 대하여 AWGN 환경에서의 Q-함수 해석을 기반으로 비트오류율(BER, Bit Error Rate)을 유도한다. 도출된 비트오류율은 계층변조 지수(Hierarchical Modulation Factor, HMF, ${\alpha}$)와 연관성을 가지며, Log-distance 경로 손실 모델에 따라 전송 신호에 대한 링크 해석을 시행 하면 방송권역의 유효 반경으로 연결될 수 있다. 최종적으로 HMF에 따른 기본계층(High Priority, HP) 정보의 방송 권역과 향상계층(Low Priority, LP) 정보 방송 권역의 비율을 계산하며 이를 기반으로 하여 선택된 비율에 따른 HMF를 결정하게 된다.

• 한국통신학회논문지
• /
• 제32권5C호
• /
• pp.536-541
• /
• 2007

동영상 압축 표준안 H.264/AVC에서 다중 참조 픽처를 이용한 움직임 추정은 압축 효율을 향상 시켰으나 그 효율은 참조 픽처의 수가 아닌 영상 내용에 의존적이다. 그래서 이 움직임 추정은 영상에 따라 많은 무의미한 계산을 포함하고 있다. 본 논문은 다중 참조 픽처를 이용한 움직임 추정의 무의미한 계산을 제거하는 고속 움직임 추정 알고리즘을 제안한다. 제안된 알고리즘은 영상 복잡도와 예측 움직임 벡터를 이용하여 다중 참조 픽처가 유효한 블록과 무효한 블록을 구분하고 무효한 블록에 단일 참조 픽처를 적용하여 무의미한 계산을 제거한다. 제안된 알고리즘의 성능 평가를 위해 참조 소프트웨어 JM 9.5에서 화질, 비트율, 움직임 추정 시간이 기존 알고리즘과 비교되었다. 실험 결과는 제안된 알고리즘이 평균 움직임 추정 시간을 약 38.67%로 크게 감소시키며 화질과 비트량을 각각 기존 알고리즘 정도인 -0.02dB와 -0.77% 정도로 유지시킬 수 있는 것을 보여주고 있다.

• 한국통신학회논문지
• /
• 제38A권4호
• /
• pp.303-309
• /
• 2013

입력 전압 범위 감지 회로를 이용해서 저전력 6비트 플래시 500Ms/s ADC를 설계하였다. 입력 전압 범위 감지 회로는 변환기내 모든 비교기들 중에서 25%만 동작시키고, 나머지 75%는 동작시키지 않는 방법을 채택하므로 저전력 동작을 가능하게 설계 및 제작하였다. 설계된 회로는 0.13um CMOS 공정기술을 이용해서 제작하였고, 1.2V 전원전압에서 68.8mW 전력소모, 4.9 유효 비트수, 4.75pJ/step의 평가지수가 측정되었다.

• 한국통신학회논문지
• /
• 제38A권9호
• /
• pp.750-758
• /
• 2013

본 논문은 type I 혼합-자동 반복 요구 (hybrid automatic repeat request: H-ARQ) 시스템에서 저밀도 패리티검사 (low-density parity-check: LDPC)로 부호화된 직교 주파수 분할 다중화 (orthogonal frequency division multiplexing: OFDM) 서브프레임의 전송 순서를 균등 결합 전력이 할당되도록 조정한 재전송 방법을 기초로 성능 개선을 채널 용량을 사용하여 분석하고, 계층 복호 방법을 적용하여 H-ARQ 재전송 기법의 수렴 속도 개선을 확인한다. 구체적으로 임의의 서브프레임 재전송 패턴에 대하여 채널 용량이 클수록 비트오류율 (bit error rate: BER) 성능도 우수하다는 사실을 검증한다. 그러므로 각 서브프레임에 대하여 균등 결합 전력 할당을 보장하는 서브프레임 재전송 패턴은 채널 용량을 최대로 하며, 임의의 다른 서브프레임 전송 순서 조정을 통한 재전송 패턴보다 성능이 우수하다. 결국 균등 결합 전력 할당을 만족하도록 서브프레임 순서를 조정하는 재전송 방법은 기존 체이스 결합 (Chase combining)보다 복호 복잡도를 증가시키지 않으면서도 주목할 만한 성능 개선을 보인다.

• 한국정보통신학회논문지
• /
• 제19권9호
• /
• pp.2153-2160
• /
• 2015

EGML (effective Gaussian mixture learning) 기반 이동 객체 검출 (moving object detection; MOD) 알고리듬의 하드웨어 구현을 위한 설계조건을 분석하였다. EGML 알고리듬을 OpenCV 소프트웨어로 구현하고 다양한 영상들에 대한 시뮬레이션을 통해 배경학습 시간과 이동 객체 검출에 영향을 미치는 파라미터 조건을 분석하였다. 또한, 고정소수점 시뮬레이션을 통해 파라미터들의 비트 길이가 이동 객체 검출 성능에 미치는 영향을 평가하고, 최적 하드웨어 설계 조건을 도출하였다. 본 논문의 파라미터 비트 길이를 적용한 고정소수점 이동 객체 검출 모델은 부동소수점 연산 대비 약 절반의 비트 길이를 사용하면서 MOD 성능의 차이는 0.5% 이하이다.

• 한국정보통신학회논문지
• /
• 제12권6호
• /
• pp.1056-1063
• /
• 2008

부호화율과 구속장을 선택적으로 지정할 수 있는 다중 표준용 파라미터화된 비터비 복호기의 효율적인 설계에 대해 기술한다. 설계된 비터비 복호기는 부호화율 1/2과 1/3, 구속장 7과 9를 지원하여 4가지 모드로 동작하도록 파라미터화된 구조로 설계되었으며, 각 동작모드에서 공통으로 사용되는 블록들의 공유가 극대화되는 회로구조를 적용하여 면적과 전력소모가 최소화되도록 하였다. 또한, one-point 역추적 알고리듬에 최적화된 ACCS (Accumulate-Subtract) 회로를 적용하였으며, 이를 통해 완전 병렬구조에 비해 ACCS 회로의 면적을 약 35% 감소시켰다. 설계된 비터비 복호기 코어는 0.35-um CMOS 셀 라이브러리로 합성하여 79,818 게이트와 25,600비트의 메모리로 구현되었으며, 70 MHz 클록으로 동작하여 105 Mbps의 성능을 갖는다. 설계된 비터비 복호기의 BER (Bit Error Rate) 성능에 대한 시뮬레이션 결과, 부호화율 1/3과 구속장 7로 동작하는 경우에 3.6 dB의 $E_b/N_o$에서 $10^{-4}$의 비트 오류율을 나타냈다.

• 한국정보통신학회논문지
• /
• 제12권9호
• /
• pp.1654-1665
• /
• 2008

본 논문에서는 대표적인 반복 부호 알고리즘인 터보 부호, LDPC부호 TPC 등 세 가지 알고리즘에 대해 8PSK 이상의 다치 변조 방식 적용을 위해 수신단에서 비트 분리 방법을 제시한다. 수신된 I, Q 심볼만을 이용하여 세 비트 이상의 비트를 분리하기 위한 LLR 방식에 기초를 하여 LLR 방식의 단점인 복잡도를 개선하기 위해 Euclidean, MAX, sector, center focusing 방식에 대해 검토하였으며, 세 가지 반복 부호에 대해 최적의 비트 분리 방법을 제시하였다. 또한 DVB-S2에 적용되는 double ring 구조의 16-APSK, 지상파 DMB에 적용되는 격자구조의 16-QAM 방식에 대해 최적의 비트 분리 방법을 제시하였다.

• 한국인터넷방송통신학회논문지
• /
• 제21권2호
• /
• pp.27-32
• /
• 2021

본 논문은 차세대 사물인터넷 디바이스를 위한 에너지 효율적인 캐시 및 메모리 관리 기법을 제안한다. 제안하는 기법은 전력 소모가 적은 상변화 메모리를 사물인터넷 디바이스의 메인 메모리로 채택하고 캐시 메모리의 관리 시 쓰기 연산에 취약한 상변화 메모리의 쓰기량을 최소화하는 방향으로 설계한다. 구체적으로 살펴보면 최종단 캐시 메모리에서 캐시 블록이 삭제되어 메인 메모리로 반영될 때, 캐시 블록을 구성하는 캐시 라인별 수정 여부를 추적하여 상변화 메모리에 쓰기 발생량을 적게 발생시키는 캐시 블록을 우선적으로 교체한다. 또한, 최종단 캐시 메모리에서 캐시 블록의 참조 비트와 캐시 라인의 수정 비트를 함께 고려함으로써 메모리 시스템의 성능은 훼손하지 않으면서 에너지 소모를 줄이는 방식을 사용한다. 스펙 벤치마크를 이용한 시뮬레이션 실험을 통해 제안한 기법이 상변화 메모리에 발생하는 쓰기량을 평균 34.6% 줄이고 전력 소모를 28.9% 줄이면서 메모리의 성능 저하는 발생시키지 않음을 보인다.