• Journal of Information Display
• /
• 제7권1호
• /
• pp.35-40
• /
• 2006

Organic light-emitting diode (OLED) display panel using the charge-pump (CP) pixel addressing scheme was fabricated, and the results show that it is applicable for information display. A CP-OLED panel with 64 ${\times}$ 64 pixels consisting of thin-film capacitors and amorphous silicon Schottky diodes was fabricated using conventional thin-film processes. The pixel drive circuit passes electrical current into the OLED cell during most of the frame period as in the thin-film transistor (TFT)-based active-matrix (AM) OLED displays. In this study, the panel was operated at a voltage level of below 4 V, and this operation voltage can be reduced by eliminating the overlap capacitance between the column bus line and the common electrode.

• 한국전기전자재료학회논문지
• /
• 제16권5호
• /
• pp.372-377
• /
• 2003

To realize a high integrated flash memory utilizing SONOS memory devices, the NOR type ITC(one Transistor Cell) SONOS flash arrays are fabricated and characterized. This SONOS flash arrays with the common source lines are designed and fabricated by conventional 0.35$\mu\textrm{m}$ CMOS process. The thickness of ONO for memory cells is tunnel oxide of 34${\AA}$, nitride of 73${\AA}$ and blocking oxide of 34${\AA}$ . To investigate operating characteristics, CHEI(Channel Hot Electron Injection) method and bit line method are selected as the program and 4he erase operation, respectively. The disturbance characteristics ,according to the program/erase/read cycling are also examined. The degradation characteristics are investigated and then the reliability of SONOS flash memory is guaranteed.

• E2M - 전기 전자와 첨단 소재
• /
• 제8권5호
• /
• pp.648-657
• /
• 1995

정보처리의 다양화, 고속화를 위하여 장래의 집적회로는 다량의 정보를 단시간에 처리하지 않으면 안된다. 종래, 3년에 4배의 고집적화가 실현되어 LSI개발에 기술 견인차의 역할을 하고 있는 DRAM(Dynamic Random Access Memory)은 미세화기술의 한계를 우려하면서도 오히려 개발에 박차를 가하고 있다. 이러한 DRAM의 미세, 대용량화에는 미세가공 기술, 새로운 메모리 셀과 트랜지스터 기술, 새로운 회로 기술, 그 이외에 재료박막기술, Computer aided design/Design automation(CAD/DA) 기술, 검사평가기술 혹은 소형팩키지(package)기술등의 광범위한 기술발전이 뒷받침되어 왔다. 그 중에서 미세가공 기술 및 새로운 트랜지스터 기술과 메모리 셀 기술을 중심으로 개발 동향을 살펴보고 최근에 발표된 1Gbit DRAM의 시제품 기술에 대하여 분석해 보기로 한다.

• 한국광학회:학술대회논문집
• /
• 한국광학회 2003년도 하계학술발표회
• /
• pp.38-39
• /
• 2003

전기적 저항이 낮은 투명 박막 물질은 현재 flat panel display, electroluminescent device, thin film transistor, solar cell 등 여러 분야에서 연구되고 있다. 그 중에서도 특히 ZnO：Ga는 현재 많이 쓰이는 ITO보다 화학적, 열적으로 안정한 상태를 보이는 투명 전도 산화막 물질로써 본 연구에서는 분광타원법을 이용하여 ZnO：Ga의 광학적 특성을 분석하였다. 본 연구를 위한 시료는 온도에 따른 ZnO：Ga／Sapphire 박막, $O_2$의 압력에 따른 ZnO：Ga／Sapphire 박막, Ga의 doping 농도에 따른 ZnO：Ga／Sapphire 박막으로 제작하였으며, 위상변조형 분광타원계(spectroscopic Phase Modulated Ellipsometer, Jobin-Yvon, UVISEL)를 사용하여 측정대역을 0.74 ~ 4.5 eV, 입사각을 70$^{\circ}$로 하여 측정하였다. (중략)

• 대한전자공학회논문지
• /
• 제21권5호
• /
• pp.67-78
• /
• 1984

프로팅 게이트 위에 컨트롤 게이트를 갖는 n-채널 이중 다결정 실리콘게이트 EAROM을 제작하였다. 채널 길이는 4-8μm, 채널 폭은 5-14μm로 하여 5μm design rule에 따라 설계하였으며 서로 다른 4가지 컨트롤게이트 구조를 갖는 채널 주입형 기억소자를 얻었다. 그리고 소자의 Punch through 전압과 게이트에 의해 조절되는 채널파괴 전압을 증가시키기 위해 이중 이온주입 (double ion implantation)과 active 영역에 보론이온을 주입 하였다. 프로그래밍을 위해 드레인 전압 및 게이트 전압이 각각 13-l7V 및 20-25V 정도 필요하였다. 그리고 제조된 기억소자의 소거는 광학적 방법뿐 아니라 전기적 방법으로도 가능하였으며 125℃에서 200시간 유지하였을 때 축적된 전자가 약 4 %정도 감소함을 알 수 있었다.

• 전자공학회논문지SC
• /
• 제37권2호
• /
• pp.43-49
• /
• 2000

본 논문에서는 저전압 저전력 시스템에 응용 가능한 CMOS 4상한 아날로그 멀티플라이어를 제안하였다. 제안된 멀티플라이어는 저전압에서 동작이 용이하며 아날로그 회로를 설계하는데 자주 이용되는 LV(Low-Voltage) 상보형 트랜지스터 방식의 특성을 이용하였다. LV 상보형 구조는 등가 문턱전압을 감소시킴으로서 회로의 동작전압을 감소시킬 수 있는 특징이 있다. 설계된 회로의 특성은 2V 공급전압하에서 0.6㎛ CMOS 공정파라미터를 갖는 HSPICE 시뮬레이션을 통하여 측정되었다. 이때 ±0.5V까지의 입력선형 범위내에서 선형성에 대한 오차는 1%미만이었다. 또한 -3㏈ 점에서의 대역폭은 290㎒, 그리고 전력소모는 373㎼값을 나타내었다.

• Journal of electromagnetic engineering and science
• /
• 제17권4호
• /
• pp.178-180
• /
• 2017

This study presents a 2-20 GHz monolithic distributed power amplifier (DPA) using a $0.25{\mu}m$ AlGaN/GaN on SiC high electron mobility transistor (HEMT) technology. The gate width of the HEMT was selected after considering the input capacitance of the unit cell that guarantees decade bandwidth. To achieve high output power using small transistors, a 12-stage DPA was designed with a non-uniform drain line impedance to provide optimal output power matching. The maximum operating frequency of the proposed DPA is above 20 GHz, which is higher than those of other DPAs manufactured with the same gate-length process. The measured output power and power-added efficiency of the DPA monolithic microwave integrated circuit (MMIC) are 35.3-38.6 dBm and 11.4%-31%, respectively, for 2-20 GHz.

• 대한화학회지
• /
• 제60권3호
• /
• pp.194-202
• /
• 2016

Two conjugated semiconducting copolymers consisting of 4,7-bis(4-(2-ethylhexyl)-2-thiophene)-2,1,3-benzothiadiazole (DTBT) and benzo[1,2-b:4,5-b']dithiophene with 5-(2-ethylhexyl)-2,2'-bithiophene (BDTBT) or 5-(2-ethylhexylthio)- 2,2'-bithiophene (BDTBT-S) were designed and synthesized as donor materials for organic photovoltaic cells (OPVs). Alkylthio-substituted PBDTBT-S-DTBT showed a higher hole mobility and lower highest occupied molecular orbital (HOMO) energy level (by 0.08 eV) than the corresponding alkyl-substituted PBDTBT-DTBT. An OPV fabricated using PBDTBT-S-DTBT showed higher V_OC and J_SC values of 0.83 V and 7.56 mA/cm², respectively, than those of a device fabricated using PBDTBT-DTBT (0.74 V) leading to a power conversion efficiency of 2.05% under AM 1.5G 100 mW/cm² illumination.

• Transactions on Electrical and Electronic Materials
• /
• 제12권6호
• /
• pp.258-261
• /
• 2011

A ferroelectric $(Bi,La)_4Ti_3O_{12}$ (BLT) thin film fabricated by the pulsed-DC sputtering method was evaluated on a cell structure to check its compatibility to high density ferroelectric random access memory (FeRAM) devices. The BLT composition in the sputtering target was $Bi_{4.8}La_{1.0}Ti_{3.0}O_{12}$. Firstly, a BLT film was deposited on a buried Pt/$IrO_x$/Ir bottom electrode stack with W-plug connected to the transistor in a lower place. Then, the film was finally crystallized at $700^{\circ}C$ for 30 seconds in oxygen ambient. The annealed BLT layer was found to have randomly oriented and small ellipsoidal-shaped grains (long direction: ~100 nm, short direction: ~20 nm). The small and uniform-sized grains with random orientations were considered to be suitable for high density FeRAM devices.

• 한국전기전자재료학회논문지
• /
• 제28권4호
• /
• pp.218-221
• /
• 2015

Power MOSFETs (metal oxide semiconductor field effect transistor) operate as energy control semiconductor switches. In order to reduce energy loss of the device during switch-on state, it is essential to increase its conductance. In this study we have investigated a structure to reduce the on-resistance characteristics of the MOSFET. We have a proposed MOSFET structure of active cells region buried under the gate pad. The measurement are carried out with a EDS to analyze electrical characteristics, and the proposed MOSFET are compared with the conventional MOSFET. The result of proposed MOSFET was 1.68[${\Omega}$], showing 10% improvement compared to the conventional MOSFET at 700[V].