• Journal of Welding and Joining
• /
• 제32권3호
• /
• pp.19-26
• /
• 2014

Through Silicon Via (TSV) technology is the shortest interconnection technology which is compared with conventional wire bonding interconnection technology. Recently, this technology has been also noticed for the miniaturization of electronic devices, multi-functional and high performance. The short interconnection length of TSV achieve can implement a high density and power efficiency. Among the TSV technology, TSV filling process is important technology because the cost of TSV technology is depended on the filling process time and reliability. Various filling methods have been developed like as Cu electroplating method, molten solder insert method and Ti/W deposition method. In this paper, various TSV filling methods were introduced and each filling materials were discussed.

• 마이크로전자및패키징학회지
• /
• 제18권3호
• /
• pp.39-43
• /
• 2011

마이크로파 유전체의 Q 값 측정에 널리 사용되고 있는 유전체 공진기 방법에서 캐비티의 재질변화가 유전체의 Q 값 측정에 미치는 오차요인에 대해 HFSS 시뮬레이션과 실측평가를 병행하여 조사하였다. HFSS의 전자계 벡터 형상으로부터 $TE_{01\delta}$ 모드의 공진주파수를 결정하고 $S_{21}$ 파라메터의 3dB 대역폭으로부터 Q 값을 계산하였다. 캐비티 금속이 Cu, SUS, Au 등으로 변화할 경우 유전체 공진기의 Q 값 측정에 큰 오차는 발생하지 않았으나, 금속이 산화하여 전도도가 수 천 정도로 떨어질 경우 Q 값이 매우 낮게 측정되는 오차가 발생함을 확인하였다. 이러한 시뮬레이션 결과는 실제로 다양한 재질의 금속 캐비티를 가지고 유전체 공진기의 Q 값을 측정해 본 결과 서로 일치되는 관련성을 나타내었다.

• 한국고분자학회지:고분자과학과기술
• /
• 제24권3호
• /
• pp.277-284
• /
• 2013

• 마이크로전자및패키징학회지
• /
• 제13권4호
• /
• pp.45-50
• /
• 2006

3D package의 SiP에서 구리의 via filling은 매우 중요한 사항으로 package밀도가 높아짐에 따라 via의 크기가 줄어들며 전기도금법을 이용한 via filling이 연구되어왔다. Via filling시 via 내부에 결함이 발생하기 쉬운데 전해액 내에 억제제, 가속제등 첨가제를 첨가하고 펄스-역펄스(PRC)의 전류파형을 인가하여 결함이 없는 via의 filling이 가능하다. 본 연구에서는 건식 식각 방법 중 하나인 DRIE법을 이용하여 깊이 $100{\sim}190\;{\mu}m$, 직경이 각각 $50{\mu}m,\;20{\mu}m$인 2가지 형태의 via을 형성하였다. DRIE로 via가 형성된 Si wafer위에 IMP System으로 Cu의 Si으로 확산을 막기 위한 Ta층과 전해도금의 씨앗층인 Cu층을 형성하였다. Via시편은 직류, 펄스-역펄스의 전류 파형과 억제제, 가속제, 억제제의 첨가제를 모두 사용하여 filling을 시도하였고, 공정 후 via의 단면을 경면 가공하여 SEM으로 관찰하였다.

• 한국포장학회지
• /
• 제27권3호
• /
• pp.175-180
• /
• 2021

Although it has recently been regulated for use as an eco-friendly policy in Korea, the use of EPS (Expanded Polystyrene) cooling boxes, which are used as cold chain delivery insulation boxes for fresh agricultural and livestock products, is also increasing rapidly as e-commerce logistics such as delivery have increased rapidly due to COVID-19. Studies were conducted to optimize the EPS cooling container through internal air heat flow of CFD (Computational Fluid Dynamics) analysis and FEM (Finite Element Method) random vibration analysis using domestic PSD (Power Spectral Density) profile of the EPS cooling box to which the refrigerant is applied in this study. In the analysis of the internal air heat flow by the refrigerant in the EPS cooling box, the application of vertical protrusions inside was excellent in volume heat flow and internal air temperature distribution. In addition, as a result of random vibration analysis, the internal vertical protrusion gives the rigid effect of the cooling box, so that displacement and stress generation due to vibration during transport are smaller than that of a general cooling container without protrusion. By utilizing the resonance point (frequency) of the EPS cooling box derived by the Model analysis of ANSYS Software, it can be applied to the insulation and cushion packaging design of the EPS product line, which is widely used as insulation and cushion materials.

• 한국정밀공학회지
• /
• 제31권10호
• /
• pp.857-863
• /
• 2014

In this work, we introduce various bonding technologies for 3D package and suggest Insert-Bump bonding (ISB) process newly to stack multi-layer chips successively. Microstructure of Insert-Bump bonding (ISB) specimens is investigated with respect to bonding parameters. Through experiments, we study on find optimal bonding conditions such as bonding temperature and bonding pressure and also evaluate in the case of fluxing and no-fluxing condition. Although no-fluxing bonding process is applied to ISB bonding process, good bonding interface at $270^{\circ}C$ is formed due to the effect of oxide layer breakage.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 1999년도 추계 기술심포지움 논문집
• /
• pp.111-115
• /
• 1999

The $Li_2O-MgO-MgF_2-SiO_2$glasses with addition of $B_2O_3$ were investigated in order to make glass-ceramics for low temperature firing substrate. Glasses were made by melting at $1450^{\circ}C$ in the electronic furnace and crystallized at $750^{\circ}C$. After the crystallization, crystal phases and microstructure were observed. The crystal phases were polycrystalline of lithium boron fluorphlogopite and lithium fluorhectorite. The crystal shape was changed to grande type from needle type with the increase in $B_2O_3$ contents. Average particle size of the glass-ceramics aftar water swelling was $3.77{\mu}{\textrm}{m}$. The optimum sintering temperature and sintering shrinkage of the substrate were $900^{\circ}C$ and 13.4vol%, respectively.

• 한국재료학회지
• /
• 제34권3호
• /
• pp.163-169
• /
• 2024

As the limitations of Moore's Law become evident, there has been growing interest in advanced packaging technologies. Among various 3D packaging techniques, Cu-SiO₂ hybrid bonding has gained attention in heterogeneous devices. However, certain issues, such as its high-temperature processing conditions and copper oxidation, can affect electrical properties and mechanical reliability. Therefore, we studied depositing only a heterometal on top of the Cu in Cu-SiO₂ composite substrates to prevent copper surface oxidation and to lower bonding process temperature. The heterometal needs to be deposited as an ultra-thin layer of less than 10 nm, for copper diffusion. We established the process conditions for depositing a Co film using a Co(EtCp)₂ precursor and utilizing plasma-enhanced atomic layer deposition (PEALD), which allows for precise atomic level thickness control. In addition, we attempted to use a growth inhibitor by growing a self-assembled monolayer (SAM) material, octadecyltrichlorosilane (ODTS), on a SiO₂ substrate to selectively suppress the growth of Co film. We compared the growth behavior of the Co film under various PEALD process conditions and examined their selectivity based on the ODTS growth time.

• 마이크로전자및패키징학회지
• /
• 제30권3호
• /
• pp.83-87
• /
• 2023

전자 및 반도체 기술 분야에서는 Si를 대체할 혁신적인 반도체 소재 연구가 활발하게 진행 중이다. 그러나 대체 소재에 대한 연구는 진행 중이지만 2차원 물질을 채널로 사용하는 트랜지스터의 구성요소, 특히 기생 저항과 RF(고주파) 응용 프로그램과의 관계에 대한 연구는 매우 부족한 편이다. 본 연구는 이러한 부족한 부분을 메우기 위해 다양한 트랜지스터 구조에 중점을 두고 전기적 성능에 미치는 영향을 체계적으로 분석하였다. 연구 결과, Access 저항과 Contact 저항이 반도체 소자 성능 저하의 주요 요인 중 하나로 작용함을 확인하였으며, 특히 고도로 scaling down된 경우 그 영향이 더욱 두드러지는 것을 확인하였다. 고주파 RF 소자에 대한 수요가 계속해서 증가함에 따라 원하는 RF 성능을 달성하기 위한 소자 구조 및 구성 요소를 최적화하기 위한 가이드라인을 수립하는 것은 매우 중요하다. 본 연구는 2차원 물질을 채널로 사용하는 다음 세대 RF 트랜지스터의 설계 및 개발에 도움이 될 수 있는 구조적 가이드라인을 제공함으로써 이 목표에 기여할 수 있다.

• 마이크로전자및패키징학회지
• /
• 제27권3호
• /
• pp.55-60
• /
• 2020

최근 참단 반도체 패키징 기술은 고성능 SIP(system in packaging) 구조로 발전해 가고 있고, 이를 실현시키기 위해서 구리 대 구리 접합은 가장 핵심적인 기술로 대두되고 있다. 구리 대 구리 접합 기술은 아직 구리의 산화 특성과 고온 및 고압력 공정 조건, 등 해결해야 할 문제점들이 남아 있다. 본 연구에서는 아르곤과 질소를 이용한 2단계 플라즈마 공정을 이용한 저온 구리 접합 공정의 접합 계면 품질을 정량적 접합 강도 측정을 통하여 확인하였다. 2단계 플라즈마 공정은 구리 표면에 구리 질화막을 형성하여 저온 구리 접합을 가능하게 한다. 구리 접합 후 접합 강도 측정은 4점 굽힘 시험법과 전단 시험법으로 수행하였으며, 평균 접합 전단 강도는 30.40 MPa로 우수한 접합 강도를 보였다.