• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2017년도 추계학술대회
• /
• pp.243-244
• /
• 2017

이 논문은 터널링 전계효과 트랜지스터의 밴드 간 터널링 전류 계산에 대하여 1차원과 2차원 방향의 터널링이 어떤 차이를 나타내는지 알아보았다. 2차원 방향의 터널링은 1차원 방향의 터널링에서 계산 되지 않는 대각선 방향의 터널링이 나타나기 때문에 더 정확한 터널링 전류를 계산할 수 있다. 시뮬레이션 결과는 문턱전압 이상의 전압에서는 2차원 방향으로 일어나는 터널링이 큰 영향을 미치지 않지만, 문턱전압 이하에서는 문턱전압 이하 기울기에 많은 영향을 미친다.

• 한국진공학회지
• /
• 제17권5호
• /
• pp.375-380
• /
• 2008

Dipyrromethene 유도체 분자 중 하나인 삼각형 모양의 Co-DPM 거대분자 (Co-DPM-trimer, Fig. 1)를 이용하여 흑연 표면에서 다양한 저차원 분자 나노구조를 형성할 수 있었으며, 이를 주사 터널링 현미경(scanning tunneling microscope)으로 관찰하였다. Co-DPM-trimer 분자를 $CH_2Cl_2$ 용매에 녹여 흑연 표면에 뿌리면, 용매가 증발되며 그 동안 표면에 분자 나노구조가 형성된다. 본 연구에서는 다양한 두께의 긴 1차원 분자선과 2차원 구조인 육각형 패턴을 관찰하였다. 1차원 분자선과 2차원 육각형 패턴의 높낮이 및 구조를 분석한 결과, 1차원 분자선의 경우 흑연 표면에 'edge-on'정렬로 연속된 $\pi-\pi$ stacking 상호작용에 의해서, 그리고 육각형 패턴 구조는 'face-on'정렬을 통해서 형성된 것으로 보인다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제45회 하계 정기학술대회 초록집
• /
• pp.313.2-313.2
• /
• 2013

본 연구에서는 기존에 연구된 Solar Cell 보다 구조 및 제작이 단순한 $Al/Al_2O_3/Si$(100) Solar cell을 제작하여 평가하였다. 기판으로는 p-type Si(100), 0.5~2 ${\Omega}{\cdot}cm$을 사용하여 chemical cleaning 후 ALD(Atom Layer Deposition)법으로 Al2O3 터널링 절연막을 증착하였으며, 박막의 두께를 1~10 nm로 변화시켜 MIS 커패시터의 터널링 효과를 평가하였다. MIS 커패시터의 전기적 특성평가를 위해 누설전류 밀도-전계 특성은 pA meter/DC Voltage source를 사용하였고, 커패시턴스-전압특성, D-factor 특성은 precision LCR meter를 사용하였다. $Al/Al_2O_3/Si$(100) Solar cell의 특성평가를 위해 300~1100nm 파장영역에 따른 양자 효율을 평가하기 위해 Quantum Efficiency system (QE)을 사용하였고, Stanard Test Conditions 100 $mW/cm^2$, AM1.5, $25^{\circ}C$ 조건의 Voc, Isc, Jsc, FF (Fill Factor) 및 Efficiency(%)를 평가하기 위해 Solar simulator를 이용하였다.

• 전자공학회논문지D
• /
• 제36D권10호
• /
• pp.1-8
• /
• 1999

본 논문은 두께가 각각 다른 습식 산호막의 정전류 스트레스에 따른 SILC를 측정하여 SILC의 전도 mechanism 및 발생원인을 조사하였다. $N_2O$ 어닐링한 산화막의 SILC 특성도 조사하였다. 또한, 60A 두께의 $N_2O$ 어닐링한 터널링 산호막을 갖는 ,flash memory cell을 $0.25{\mu}m$ 설계규칙에 따라 제작하여 그 특성을 측정하였다. 그 결과, SILC의 발생 원인은 전기적 스트레스 인가에 따른 산호막내에 생성된 트랩 때문이며, SILC의 전도 mechanism은 전기장 세기가 8MV/cm 이하일 때 산호막 트랩을 경유한 modified F-N 터널링이 8MV/cm 이상일 때 전형적인 F-N터널링이 주도적임을 알 수 있었다. 60A의 $N_2O$ 어닐링한 산화막은 SILC에 대한 내성 측면에서 큰 개선 효과가 있음을 알 수 있었다. 또한 이 막을 flash memory cell의 터널링 산호막으로 이용할 경우, $10^6$회의 endurance와 10년 이상의 드레인 disturb가 보장되고 8V-프로그래밍이 가능한 특성을 얻을 수 있었다.

• 한국정보통신학회논문지
• /
• 제26권5호
• /
• pp.682-687
• /
• 2022

터널링 전계효과 트랜지스터(tunneling field-effect transistor; TFET)로 적층된 3차원 적층형 집적회로(monolithic 3D integrated-circuit; M3DIC)에 대한 연구 결과를 소개한다. TFET는 MOSFET(metal-oxide-semiconductor field-effect transistor)와 달리 소스와 드레인이 비대칭 구조이므로 대칭구조인 MOSFET의 레이아웃과 다르게 설계된다. 비대칭 구조로 인해서 다양한 인버터 구조 및 레이아웃이 가능하고, 그 중에서 최소 금속선 레이어를 가지는 단순한 인버터 구조를 제안한다. 비대칭 구조의 TFET를 순차적으로 적층한 논리 게이트인 NAND 게이트, NOR 게이트 등의 M3DIC의 구조와 레이아웃을 제안된 인버터 구조를 바탕으로 제안한다. 소자와 회로 시뮬레이터를 이용해서 제안된 M3D 논리게이트의 전압전달특성 결과를 조사하고 각 논리 게이트의 동작을 검증한다. M3D 논리 게이트 별 셀 면적은 2차원 평면의 논리게이트에 비해서 약 50% 감소된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 춘계학술대회
• /
• pp.450-452
• /
• 2016

2차원 TCAD 시뮬레이션을 이용하여 L-shaped 터널링 전계효과 트랜지스터(Tunnel Field-Effect Transistor; TFET)의 도핑농도에 따른 효과를 조사했다. 소스 도핑이 $10^{20}cm^{-3}$ 이상에서 subthreshold swing (SS)이 가장 낮고, 드레인 도핑농도는 $10^{18}cm^{-3}$이하로 하는 것이 음전압에 생기는 누설전류를 막을 수 있다.

• Progress in Superconductivity
• /
• 제2권2호
• /
• pp.57-64
• /
• 2001

We have calculated the tunneling density of states (TDOS) of a metal/d-wave superconductor proximity junction, where the metal stands fur the normal metal, 5-wave superconductor, and d-wave superconductor. The tunneling direction is through the ab-plane of the d-wave superconductor. Because of the sign change in the order parameter experienced in the multiple Andreev reflection, there appears a finite TDOS at zero bias for duty geometry, which results in the anomalous zero bias conductance peak(ZBCP). For $d_{x2-y2}$ geometry, however, no TDOS peak appears at zero bias. We have calculated TDOS for various crystal orientation of HTSC and compared with the experimental conductance.

• 한국정보통신학회논문지
• /
• 제10권3호
• /
• pp.479-485
• /
• 2006

이중게이트 MOSFET는 스케일링 이론을 확장하고 단채널효과를 제어 할 수 있는 소자로서 각광을 받고 있다. 단 채널효과를 제어하기 위하여 저도핑 초박막 채널폭을 가진 이중게이트 MOSFET의 경우, 20nm이하까지 스케일링이 가능한 것으로 알려지고 있다. 이 논문에서 는 20m이하까지 스켈링된 이중게이트 MOSFET소자에 대한 분석학석 전송모델을 제시하고자 한다. 이 모델을 이용하여 서브문턱스윙(Subthreshold swing), 문턱전압변화(Threshold voltage rolloff) 드레인유기장벽저하(Drain induced barrier lowering)와 같은 단채널효과를 분석하고자 한다. 제안된 모델은 열방출 및 터널링에 의한 전송효과를 포함하고 있으며 이차원 포아슨방정식의 근사해를 이용하여 포텐셜 분포를 구하였다. 또한 터널링 효과는 Wentzel-Kramers-Brillouin 근사를 이 용하였다. 이 모델을 사용하여 초박막 게이트산화막 및 채널폭을 가진 5-20nm 채널길이의 이중게이트 MOSFET에 대한 서브문턱영역의 전송특성을 해석하였다. 또한 이 모델의 결과값을 이차원 수치해석학적 모델값과 비교하였으며 게이트길이, 채널두께 및 게이트산화막 두께에 대한 관계를 구하기 위하여 사용하였다.

• 한국전기전자재료학회논문지
• /
• 제17권2호
• /
• pp.196-200
• /
• 2004

Using polyimide Langmuir-Blodgett(LB) films as a tunneling harrier, we fabricated Au/Polyimide/1-layer arachidic acid/Pb structure in order to investigate electron transport properties through a junction. It was found that 9-layer polyimide LB films function as a good tunneling harrier in a study of current-voltage(I-V) chararteristics. And several peaks originating in the vibrational modes of the constituent molecules of 1-layer arachidic acid LB films were clearly observed in d$^2$V/dI$^2$- V corves.

• 한국화재소방학회논문지
• /
• 제14권2호
• /
• pp.21-32
• /
• 2000

본 연구는 터널에서의 화재성상을 파악하기 위해 실물 실험의 대안으로서 축소 모형 실험을 수행하였고 또한 실험결과와 비고분석하기 위하여 터널내에서의 화재에 대하여 연기거동을 수치해석하였다. 터널내에서의 연기유동은 Buoyancy force에 의해 지배되므로 Froude scaling링에 의해 얻어진 축소법칙에 따라 실물터널을 1/20로 축소한 모형에서 실험 수행하였고 검증하였다. 여기서 얻어진 결과를 수치해석 결과와 비교하였다. 수치해석은 3D 비정 렬 격자, PISO 알고리즘, 부력 Plume 모델등을 사용하였다. 분석결과 실험과 수치해석 결과가 어느정도 일침함을 확인하였고, 연층의 전달 속도, 온도 구배, 하강 높이를 확인할 수 있었다.