• 방송공학회논문지
• /
• 제12권6호
• /
• pp.641-648
• /
• 2007

최신 ATSC DTV 수신기는 최적의 복호 기술을 사용하고 있어 AWGN에서 TOV를 만족하는 최소 SNR 14.6 dB가 더 이상 줄일 수 없는 최적의 성능으로 여겨지고 있다. 그러나 DTV 수신기에서 샤논 용량을 만족하는 SNR은 11.76 dB로 현재 수신기의 TOV를 만족하는 SNR 14.6dB 사이에 약 2.8dB 간격이 존재한다. 본 논문에서는 샤논 용량에 한 걸음 다가가기 위하여 RS 복호기에서 구한 오류가 없는 데이터를 부궤환시켜 반복적으로 복호하는 트렐리스 복호기를 제안한다. 제안된 복호 방법은 기존의 방법에 비해 AWGN 채널에서 0.8 dB의 이득을 갖는다.

• 한국통신학회논문지
• /
• 제29권1A호
• /
• pp.93-98
• /
• 2004

직렬 ATA(Advanced Technology Attachment) 인터페이스는 비교적 저렴하고 성능이 우수하며. 현재 고속의 데이터 전송과 처리량을 요구하는 수요에 적합한 기술이다. 본 논문에서는 직렬 ATA의 링크층에서 오류 감지와 직류 balance를 위한 동작 주파수 150MHz에서의 Bb/10b 인코더 및 디코더의 설계 및 구현 방법과 제작된 칩의 테스트를 위한 테스트 보드 및 테스트 방법을 제시하였다. 제안된 인코더 및 디코더는 각각 5b/6b 과 3b/4b으로 나뉘어서 인코딩 되도록 설계하였으며, Top-Down 설계 방식을 사용하여 Verilog HDL로 기술하고. Synopsys로 합성된 넷리스트로 게이트 수준의 동작을 확인하였다 제작된 칩은 삼성 $0.35{\mu}m$ CMOS 표준 셀 라이브러리를 이용하였고. 칩 면적은 1.5mm * 1.5mm 이며. 전원 전압은 3.3V를 사용하였다. 테스트 보드 및 FPGA를 통하여 생성된 입력 테스트 벡터를 이용하여 100MHz로 정상 동작 검증을 테스트하였고, ATS2 테스트 장비를 이용하여 100MHz 동작 검증을 하였다. 본 논문에서 제안된 Bb/10b 인코더 및 디코더 블록은 고속의 데이터 통신을 위한 IP로써 활용 가능하다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2004년도 춘계종합학술대회
• /
• pp.664-668
• /
• 2004

본 논문에서는 고속 이더넷의 고속의 이더넷의 물리계층에서 수신된 비트열로 부터 클록을 복원하고, 이 클록으로부터 동기된 비트열을 10b/8b 디코딩한 다음, 바이트열로 복원하여 데이터 링크계층의 MAC(Media Access controller)로 전송한다. PCS의 디코더는 S비트의 데이터와 제어신호를 추출하여 MAC으로 전달하는 기능을 수행한다. 즉 본 논문에서는 PCS기능 중 가장 중요한 요소인 10b/8b 디코더를 VHDL언어를 사용하여 기술하고 Xilinx ISE5.1를 이용하여 구현하였고, 입력 부분에 DDR인터페이스를 사용하였다. 구현한 결과 1056개의 게이트 사용하였으며, 10Gbps를 지원하기 위해서는 한 블록 당 2.5Gbps의 처리속도가 필요하다. 설계 모듈은 5.1Gbps의 처리 속도를 지원하여 관련 응용분야에서 사용이 가능할 것으로 사료된다.

• 음성과학
• /
• 제10권3호
• /
• pp.241-250
• /
• 2003

In this paper, we implemented the vocoder of variable rate by applying the SOLA-B algorithm to the G.729A to the TMS320C5416 in real-time. This method using the SOLA-B algorithm is that it is reduced the duration of the speech in encoding and is played at the speed of normal by extending the duration of the speech in decoding. But the method applied to the existed G.729A and SOLA-B algorithm is caused the loss of speech quality in G.729A which is not reflected about length variation of speech. Therefore the proposed method is encoded according as it is modified the structure of LSP quantization table about the length of speech is reduced by using the SOLA-B algorithm. The vocoder of variable rate by applying the G.729A and SOLA-B algorithm is represented the maximum complexity of 10.2MIPS about encoder and 2.8MIPS about decoder in 8kbps transmission rate. Also it is evaluated 17.3MIPS about encoder, 9.9MIPS about decoder in 6kbps and 18.5MIPS about encoder, 11.1MIPS about decoder in 4kbps according to the transmission rate. The used memory is about program ROM 9.7kwords, table ROM 4.69kwords, RAM 5.2kwords. The waveform of output is showed by the result of C simulator and Bit Exact. Also, the result of MOS test for evaluation of speech quality of the vocoder of variable rate which is implemented in real-time, it is estimated about 3.68 in 4kbps.

• 대한전자공학회논문지SP
• /
• 제40권6호
• /
• pp.84-89
• /
• 2003

본 논문에서는 8kbps의 전송율을 가진 ITU-T C.729A 보코더에 Henja가 제안한 SOLA-B (Synchronized Overlap Add) 알고리즘을 적용하여 가변 전송율의 보코더를 TMS320C5416에 실시간 구현하였다. 이 방법은 부호화 시 SOLA-B 알고리즘을 이용하여 음성의 속도를 빠르게 해주고, 복호화 시 다시 SOLA-B 알고리즘을 이용하여 음성의 속도를 느리게 해줌으로써 정상속도의 음성을 재생시켜준다. 이때 SOLA-B 알고리즘의 계산량을 줄이기 위해 상호 상관 함수가 수행되는 샘플의 간격을 3 샘플씩 건너뛰면서 처리하였다. 실시간 구현된 G.729A 와 SOLA-B 알고리즘의 보코더는 8kbps 전송율일 때 인코더는 10.2MIPS이고 디코더에서는 2.8%MIPS의 최대 복잡도를 나타내었다. 그리고 6kbps 전송율일 때 인코더 18.3MIPS이고 디코더는 13.1MIPS의 최대 복잡도를 나타내었으며, 4kbps 전송율일 때 인코더 18.5MIPS이고 디코더에서 13.1MIPS의 최대 복잡도를 나타내었다. 사용된 메모리는 program ROM 9.7kwords, table ROM 4.5kwords, RAM 5.1kwords 정도이다. 출력된 파형은 C simulator와 Bit Exact 한 출력 결과를 보여주었다. 또한, 실시간 구현된 가변 전송율 보코더의 음질 평가를 위해 MOS 테스트를 수행한 결과 4kbp의 전송율에서 MOS값이 3.69정도로 측정되었다.

• Journal of information and communication convergence engineering
• /
• 제8권6호
• /
• pp.687-689
• /
• 2010

In this paper, the equalization for frequency slope of path loss in Multi-Band(MB) OFDM UWB is proposed. The path loss of a signal is proportionate to the square of the signal's frequency. So, the received signal amplitudes of OFDM subcarrier can be different up to 3dB when MB-OFDM occupies bandwidth over 1.5GHz. The differences of subcarrier-amplitudes make an effective of 0.3 bit reduction of soft decision bits of viterbi decoder, and when the effective of 0.3 bit reduction can cause 0.5dB SNR degradation. This paper proposes two modem architectures which compensate for the degraded subcarrier by multiplying the reciprocal of degraded values in analog or digital domain. It is shown that, for the proposed architecture applied to MB-OFDM UWB, the performance improvements up to 0.5dB can be obtained over the conventional uncompensated receiver architecture.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권4호
• /
• pp.488-496
• /
• 2016

This paper presents a low-complexity non-iterative soft-decision Bose-Chaudhuri-Hocquenghem (SD-BCH) decoder architecture and design technique for wireless body area networks (WBANs). A SD-BCH decoder with test syndrome computation, a syndrome calculator, Chien search and metric check, and error location decision is proposed. The proposed SD-BCH decoder not only uses test syndromes, but also does not have an iteration process. The proposed SD-BCH decoder provides a 0.75~1 dB coding gain compared to a hard-decision BCH (HD-BCH) decoder, and almost similar coding gain compared to a conventional SD-BCH decoder. The proposed SD-BCH (63, 51) decoder was designed and implemented using 90-nm CMOS standard cell technology. Synthesis results show that the proposed non-iterative SD-BCH decoder using a serial structure can lead to a 75% reduction in hardware complexity and a clock speed 3.8 times faster than a conventional SD-BCH decoder.

• 한국항공우주학회지
• /
• 제49권11호
• /
• pp.941-944
• /
• 2021

텔레메트리 분야에서 많이 사용되는 PCM/FM은 변조지수가 0.7인데 이를 2/3로 변경하면 3-PSK로 해석이 가능하며 위상 변화 트렐리스 상태수가 3이 되어 간단한 비터비 복호기로 수신이 가능하다. 컴퓨터 모의실험한 결과 AWGN 채널에서 Eb/No 수신 성능은 BER이 10^-5일 때 약 8.3dB로 이론적 한계값에 근접한다.

• 한국통신학회논문지
• /
• 제36권4A호
• /
• pp.414-422
• /
• 2011

모바일 WiMAX 표준 IEEE 802.16e의 블록길이 2,304 비트, 부호율 1/2을 지원하는 LDPC(low-density parity-check) 복호기를 설계하였다. 설계된 LDPC 복호기는 최소-합(min-sum) 알고리듬과 layered 복호를 기반으로 $96{\times}96$ 크기의 부행렬을 병렬로 처리하는 부분병렬 구조를 갖는다. 최소-합 알고리듬의 특징을 이용하여 메모리 용량을 감소시킬 수 있는 새로운 방법을 고안하여 적용함으로써 검사노드 메모리 용량을 기존의 방법보다 46% 감소시켰다. Verilog HDL로 설계된 LDPC 복호기를 $0.18{\mu}m$ CMOS 셀 라이브러리로 합성한 결과 174,181개의 게이트와 52,992 비프의 메모리로 구현되었으며, Eb/No=2.1dB의 AWGN 채널에 대해 평균 비트 오율 (BER)는 $4.34{\times}10^{-5}$이고, 100 MHz@1.8-V로 동작하여 약 417 Mbps의 성능을 갖는다.

• 한국항공우주학회지
• /
• 제49권10호
• /
• pp.879-882
• /
• 2021

텔레메트리 표준은 전력 및 대역폭 효율이 우수한 SOQPSK-TG를 변조 기법으로, 복호 성능이 우수한 LDPC 부호를 오류 정정 부호로 채택하고 있다. SOQPSK-TG 송신기는 프리코더와 CPM 변조기로 구성되어 있는데 각각의 수신기를 따로 구현하는 것보다 트렐리스를 결합하여 하나의 비터비 복호기로 구현하면 수신 성능을 향상시킬 수 있는데 본 논문에서는 이 비터비 복호기를 소프트 메트릭 출력이 가능한 max-log-map 복호기로 대신하여 LDPC 부호화한 SOQPSK-TG의 수신성능을 평가하였다. AWGN 채널에서 컴퓨터 모의 실험한 결과 기존의 방식보다 약 0.7~0.8dB의 Eb/No 성능 이득이 있다.