• 한국정보통신학회논문지
• /
• 제23권12호
• /
• pp.1659-1665
• /
• 2019

본 논문에서는 WLAN (wireless local area network) 응용을 위한 소형 인쇄형 모노폴 안테나의 새로운 설계에 대해 연구했다. 선폭이 다른 패치와 계단 모양의 접지면이 있는 복사체는 안테나 크기를 줄이기 위해 사용된다. 안테나의 크기는 16 × 17 × 1 ㎣이며 포토리소그래피(photolithography) 기술로 제작되었다. 시뮬레이션 및 측정 결과가 잘 일치한다. 연구된 안테나의 공진 주파수는 약 5.2 GHz이며 측정 결과 1 GHz의 임피던스 대역폭을 가진다. 또한 측정된 방사패턴을 제시하고 필요한 WLAN 5 GHz 주파수 대역 (5.15 - 5.825 GHz)에서 측정된 이득 및 효율을 제시했으며, 5 GHz 대역 WLAN 안테나로 사용할 수 있음을 확인했다. 연구된 안테나는 소형, 경량, 저비용, 전방향성 복사패턴, 고이득 및 고효율을 갖는다.

• 한국항행학회논문지
• /
• 제22권1호
• /
• pp.31-36
• /
• 2018

본 논문에서는 대역저지 특성을 갖는 초광대역(UWB: ultra wideband) 안테나를 설계 및 구현하였다. 제안된 안테나는 슬롯을 가진 평면 방사 패치와 패치 아래 양쪽과 뒷면 접지면으로 구성되어있다. 평면 방사 패치 내에 있는 슬롯들로써 대역을 저지하며 U-모양의 슬롯은 WLAN(wireless local area network, 5.15~5.825 GHz) 대역을, n-모양의 슬롯은 X-Band(7.25~8.395 GHz) 대역을 저지하는데 각각 기여한다. 그리고 저지 대역을 제외한 UWB(3.10~10.60 GHz) 전체 대역의 전압정재파비(VSWR: voltage standing wave ratio)를 2.0 이하로 만족시키기 위해 평면 방사 패치와 접지면에 변형을 주었다. 제안된 안테나의 설계과정과 전산모의실험에는 Ansoft사의 HFSS(high frequency structure simulator)를 사용하였다. 전산모의실험된 안테나는 3.10~10.60 GHz에서 저지 대역인 5.15~5.94 GHz, 7.02~8.45 GHz를 제외한 구간에서 전압정재파비는 2.0 이하를 만족하며, 구현된 안테나의 측정 결과는 저지 대역인 5.12~5.95 GHz, 7.20~8.58 GHz를 제외한 구간에서 전압정재파비는 2.0 이하를 만족한다.

• ETRI Journal
• /
• 제27권5호
• /
• pp.569-578
• /
• 2005

The purpose of this paper is to describe the implementation of monolithically matching circuits, interface circuits, and RF core circuits to the same substrate. We designed and fabricated on-chip 1 to 6 GHz up-conversion and 1 to 8 GHz down-conversion mixers using a 0.8 mm SiGe hetero-junction bipolar transistor (HBT) process technology. To fabricate a SiGe HBT, we used a reduced pressure chemical vapor deposition (RPCVD) system to grow a base epitaxial layer, and we adopted local oxidation of silicon (LOCOS) isolation to separate the device terminals. An up-conversion mixer was implemented on-chip using an intermediate frequency (IF) matching circuit, local oscillator (LO)/radio frequency (RF) wideband matching circuits, LO/IF input balun circuits, and an RF output balun circuit. The measured results of the fabricated up-conversion mixer show a positive power conversion gain from 1 to 6 GHz and a bandwidth of about 4.5 GHz. Also, the down-conversion mixer was implemented on-chip using LO/RF wideband matching circuits, LO/RF input balun circuits, and an IF output balun circuit. The measured results of the fabricated down-conversion mixer show a positive power conversion gain from 1 to 8 GHz and a bandwidth of about 4.5 GHz.

• 한국산학기술학회논문지
• /
• 제13권7호
• /
• pp.3201-3206
• /
• 2012

본 논문은 정방형 도파관을 이용하여 편파면을 회전시키는 편파기의 단순화된 설계법을 제안하였다. Ku 밴드 주파수인 14.3GHz~14.8GHz에서 동작하는 $180^{\circ}$ 편파기의 특성을 최적화하기 위하여, 개선된 모드정합법과 구분적 멱보간법을 편파기 설계에 적용하였다. 최적화 결과는 VSWR<2 인 범위의 Ku 밴드 주파수 대역에서 500MHz의 대역폭을 나타내었고, 직교모드 $TE_{10}$와 $TE_{01}$ 간에 위상차는 14.2GHz~14.8GHz 주파수 대역에서 $180^{\circ}{\pm}1^{\circ}$ 를 갖는다. 그리고 교차편파 손실은 40dB 이하이고, 통과대역의 삽입손실은 0.1dB 이다. 따라서 제안한 편파기는 낮은 VSWR과 소형의 크기가 요구되는 실질적인 Ku 밴드 시스템에 적용이 가능하다.

• 한국정보통신학회논문지
• /
• 제20권4호
• /
• pp.691-697
• /
• 2016

본 논문에서는 UWB 통신 시스템에 적합한 안테나를 제안하였으며, 특정 구간에서 위치 인식에 적합한 특성을 만족하였다. 제안된 테이퍼드 슬롯 안테나는 Ansys사의 HFSS 시뮬레이션 툴을 통하여 최적화 설계되었으며, 유전율 4.5, 손실 탄젠트 0.0035, 두께 1.62 mm를 갖는 Taconic TRF-45 기판으로 제작되었다. 테이퍼드 슬롯 안테나는 주파수 영역에서의 반사계수 및 정재파비, 방사패턴 등을 분석하였다. 제작된 테이퍼드 슬롯 안테나의 임피던스 대역폭은 3.8 ~ 8.9 GHz 대역에서 5.1 GHz 대역폭을 보였으며, 안테나의 E-평면과 H-평면에서 방사패턴은 특정 구간에서 실내 외 위치 인식에 적합한 지향성의 특성을 만족하였다. 안테나 이득은 시뮬레이션에서 6 GHz 대역에서 7.4 dBi이며, 측정 결과는 6 GHz 대역에서 7.6 dBi의 최대 이득을 보인다. 제안된 테이퍼드 슬롯 안테나는 시뮬레이션과 측정 결과는 다소 차이가 있지만 UWB 통신 시스템의 규정을 만족하였다.

• 한국인터넷방송통신학회논문지
• /
• 제22권4호
• /
• pp.35-40
• /
• 2022

본 논문은 전자제품의 PCB 기판 외곽에 위치시켜 ISM 대역에서 무선통신이 가능하도록 하는 안테나를 제안하였다. PCB에서는 부품의 간섭 또는 디자인에 방해가 되지 않도록 소형화하기 위해 T자형 OPEN - STUB 급전선을 설계하였다. T자형 스터브 급전선과 스파이럴 구조를 이용하여 각각 2.4GHz, 5.8GHz 대역에서 안테나의 특성을 확인하였다. 실험을 위하여 안테나 크기는 가로 5mm × 세로 6.5mm의 크기로 하였으며 PCB두께는 1.2T로 하여 제작하였다. 제작된 안테나의 실험 측정결과 2.4GHz, 5.8GHz에서 -10dB 이상의 반사손실을 얻을 수 있었다. 또한 E-plane에서 이득은 -4.45dBi로 나타났으며, H-plane에서 이득은 -1.05dBi 나타났다. 따라서 여기서 제안된 무선통신용 소형안테나에서 우수한 성능을 나타내었다.

• 대한전자공학회논문지TC
• /
• 제47권3호
• /
• pp.50-56
• /
• 2010

본 논문에서는 알키메디안 스파이럴 슬롯을 이용한 소형화된 광대역 안테나가 제안되었다. 제안된 안테나는 광대역 특성을 갖는 CPW 급전 구조, 스파이럴 구조와 슬롯 구조를 이용하여 소형화된 안테나의 크기와 매우 넓은 대역폭을 갖는다. 알키메디안 슬롯의 폭과 간격, CPW 급전 구조에서의 급전선로와 접지면 사이의 폭은 좋은 임피던스 정합의 특성과 넓은 대역폭을 갖도록 하기 위해 최적화 하였다. 제안된 안테나의 크기는 $8mm\;{\times}\;13mm$이며 FR-4 (비유전율 : 4.4, 기판두께 : 0.8mm) 기판 위에 설계되어졌다. 모의 실험한 결과 제안된 안테나의 임피던스 대역폭 (VSWR $\leq$ 2)은 5.98GHz (4.1GHz ~ 10.08 GHz)이고 1.57 dBi ~ 3.97 dBi의 균일한 이득을 갖으며 이득은 8.7 GHz에서 3.97 dBi를 갖는다. 측정 결과 제작된 안테나의 임피던스 대역폭 (VSWR $\leq$ 2)은 6.02GHz (4.48 GHz ~ 10.5 GHz)이고 최 대 이득은 9.4GHz에서 2.68 dBi틀 갖는다. 제안된 광대역 안테나는 넓은 주파수 범위에서 임피던스 정합과 방사패턴올 유지하는 특성을 나타내므로 넓은 대역이 요구되는 무선 통신 시스템에 응용될 수 있을 것으로 사료된다.

• 한국전자파학회논문지
• /
• 제21권11호
• /
• pp.1235-1239
• /
• 2010

본 논문에서는 혼합기의 IF 대역폭을 향상시키는 방법을 제안하며, 이를 적용하여 설계 제작된 0.13-${\mu}m$ RFCMOS 공정 기반 24 GHz 하향 변환 혼합기의 결과를 보인다. 측정 결과, 본 혼합기는 24 GHz의 LO 주파수에 대해 DC부터 5.25 GHz까지의 IF 주파수에서 $2.7{\pm}1.5$ dB의 변환 이득을 보이며, P-1dB와 LO-RF isolation은 각각 -8.7 dBm과 21 dB로 나타났다. 본 혼합기는 1.3 V의 전원으로부터 10.6 mA의 DC 전류를 소모한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제6권4호
• /
• pp.264-269
• /
• 2006

A $0.12GHz{\sim}1.4GHz$ DLL-based clock generator with the capability of multiplied four phase clock generation was designed using a 0.18um CMOS process. An adaptive bandwidth DLL with a regulated supply delay line was used for a multiphase clock generation and a low jitter. An extra phase detector (PD) in a reference DLL solves the problem of the initial VCDL delay and achieves a fast lock time. Twice multiplied four phase clocks were generated at the outputs of four edge combiners, where the timing alignment was achieved using a coarse lock signal and the 10 multiphase clocks with T/8 time difference. Those four clocks were combined one more time using a static XOR circuit. Therefore the four times multiplication was achieved. With a 1.8V supply, the rms jitter of 2.1ps and the peak-to-peak jitter of 14.4ps were measured at 1.25GHz output. The operating range is $0.12GHz{\sim}1.4GHz$. It consumes 57mW and occupies 450*325um2 of die area.

• 전자공학회논문지SC
• /
• 제38권6호
• /
• pp.48-55
• /
• 2001

본 논문에서 고속 가상 2단 링VCO를 내장한 1.8 GHz 주파수 합성기를 0.6m CMOS 기술을 이용하여 구현하였다. 고속 동작을 위한 링 발진기의 발진 조건을 제시하고, 출력 부하를 줄인 가상 2단 링 형태의 발진기를 제안하여 최고 1.87 GHz의 발진을 확인하였다. 이는 기존의 4단 링 VOC에 비해 21.3%의 속도가 향상된 것이다. 제안된 VCO와 함께 집적된 주파수 합성기는 위상 고정시 24ps 지터가 측정되어 고속 주파수 합성기나 고속 클럭 발진기 등에 응용이 가능함을 입증하였다.