• 전기의세계
• /
• v.36 no.9
• /
• pp.665-672
• /
• 1987

본고에서는 상태평균화법의 일반적인 성질을 설명하고, 여러종류의 콘버어터회로중 가장 안정성에 뛰어난 전류환류형회로에 적용시킴으로서 그 기본특성을 명확히 하며, 이 외에 강압형, 승압형, 승강압형의 전형적인 회로에 적용시킨 결과를 정리하여 명시하고 비교고찰함으로서 상태평균화법이 통일적인 해석에 적합한 해석법이란 점을 기술하였다.

• Proceedings of the Korea Society for Simulation Conference
• /
• 1997.04a
• /
• pp.36-38
• /
• 1997

본 논문은 gate-level timed circuits의 자동 합성과 검증에 대한 것으로, 동기 회 로는 디자인을 최적화하기 위해 합성 절차가 사용된 동안 설계서에 명시된 시간 정보에 속 한 비동기 회로의 일부로서 이 시스템은 열거된 일반적인 회로 작용과 시간의 요구 조건에 대해 설계를 해석한다. 이 설계는 영향을 미치는 상태 공간을 구하기 위해 정확하고 효과적 인 시간 해석 알고리즘을 사용해 해석할 수 있는 그래픽 표현으로 자동적으로 변환된다. 이 상태공간으로부터 합성 절차는 standard-cells과 gate-arrays와 같은 반 주문형 반도체로 매핑을 용이하게 하기 위해 기본 게이트만을 사용해 어려움을 해결하는 시간에 대한 회로 유도된다.

• Proceedings of the KIPE Conference
• /
• 2019.07a
• /
• pp.487-488
• /
• 2019

본 연구는 인덕터, 커패시터의 기생저항을 고려한 Buck Converter의 회로 해석 및 Two Loop Control 방법의 제어기 설계를 제안한다. 일반적인 Buck Converter의 회로 및 제어기 설계에서는 인덕터, 커패시터의 기생저항의 값이 작아 0으로 간주한다. 본 논문에서는 인덕터와 커패시터의 기생저항을 고려한 회로를 수학적으로 해석한 뒤 Matlab SISOTOOL을 이용하여 전압 및 전류 제어기를 설계하고 PSIM을 통해 회로를 구성하여 시뮬레이션을 통해 검증함으로써 일반적인 설계보다 정확성을 가진 설계방법을 제안한다.

• Proceedings of the IEEK Conference
• /
• 1998.06a
• /
• pp.359-362
• /
• 1998

2차원 혼합 모드 소자-회로 시뮬레이터를 이용한 과도상태 해석의 알고리즘을 제시한다. 1변수 muller 및 regular falsi법을 회로의 절점 전압과 분기(branch) 전류를 계산하는데 적용하였다. 제안된 알고리즘의 정확도와 유호성을 검증하기 위해 PN 다이오드의 양극(anode)에 저항이 직렬로 연결된 회로의 모의실험을 수행한 결과, MEDICI의 모의실험 결과에 비해 과도상태에서 전류 및 전압 특성은 각각 0.06%, 0.2% 오차 범위 한도 내에서 일치함을 보였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.40 no.12
• /
• pp.31-38
• /
• 2003

In this paper, we proposed a new structural AGC(Automatic Gain Control) circuit with extremely short settling time using high speed operation characteristics of a clipper. We investigated its operation characteristics in analysis. We also designed a burst-mode preamplifier for 1.25Gbps EPON systems using commercial foundry and investigated its characteristics by comparing the results of the designed and those of the analyzed. The characteristics of the designed circuit are in good agreement with those of the analyzed. As a result, it is shown that it is possible to realize extremely short settling time of under 1㎱.

• Proceedings of the KIPE Conference
• /
• 2016.07a
• /
• pp.28-29
• /
• 2016

본 논문에서는 자이레이터를 사용하여 자기유도 전력전달시스템의 보상 회로를 해석하는 방식을 제안한다. 보상회로를 주로 구성하는 갖가지 공진 회로와 유도 결합 코일이 자이레이터의 특성을 가지고 있음을 보인다. 그러므로, 자이레이터의 바람직한 특성들을 보상 회로의 전원-로드 이득, 전원의 역률 등을 해석하는데 사용할 수 있음을 보인다. 제안된 방식은 수식 기반이 아닌 회로 기반의 해석 방식이라 적용이 간편하고, 모든 주파수 영역에서도 해석이 가능하며, 코일의 직렬 기생 저항 또한 포함할 수 있다는 특징이 있다.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.7 no.1
• /
• pp.83-91
• /
• 1996

The SPICE circuit analysis program has a limited math capability and, in general, cannot be used for RF and microwave simulation because a complex arithmetic is required to compute S-parameters from node voltages. This paper presents two test bench models that can be used to obtain node voltages proportional to incident, reflected, and transmitted signals. From SPICE computed node voltages, S-parameters are computed using the math capability of the PSPICE post processor, PROBE, as an example for a low-pass filter consisting of transmission line sections. The results of this example are compared with another high frequency circuit analysis program, TOUCHSTONE. The difference between the results of these two programs in magnitude was less than 0.003 and in phase was a few tenths of a degree. By using these test benchs to simulate a filter, RF and microwave analysis can be made with the SPICE, which can be a cost-effective and readily available computational tool for educators and practicing engineers.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.11 no.6
• /
• pp.16-24
• /
• 1974

In this paper the method of constructing short and open stable voltage inversion negative immittance converter (VNIC) circuits is proposed according to simplified equivalent models witch consist of a parameter control circuit, and a voltage or a current control circuit. VNIC characteristics can be obtained as gate voltage of common gate connection is controlled by the output of the parameter control circuit corresponding to its input. Constructed circuits are analysed, and the experimental results are compared and cheeked with the calculated results. Errors are found less than 11%. Oscillation behavior of constructed VNIC oscillator is compared with that of negative resistance oscillator.

• Proceedings of the KIEE Conference
• /
• 2002.07b
• /
• pp.1027-1029
• /
• 2002

UPFC(Unified Power Flow Controller)는 계통의 선로로 전송되는 무효전력과 유효전력을 독립적으로 보상해줄 수 있는 유연송전시스템 기기로, 전력계통 전압 안정화와 위상제어 둥의 목적으로 실용성과 적용성이 뛰어나므로 최근 들어 국내외에서 활발하게 연구 되고 있다. 본 논문에서는 회로 DQ 변환 기법을 적용하여 UPFC를 모델링하고 동작특성 해석한다. 회로 DQ 변환의 결과 정특성 및 동특성을 나타낸는 등가회로를 구할 수 있으며 이로부터 각종 특성식과 설계식을 도출해 낸다. 또한, 제안된 모델링 및 동작특성 해석의 결과의 타당성은 PSIM 시뮬레이션을 통하여 검증한다.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.14 no.5
• /
• pp.29-34
• /
• 1977

Using JFET and bipolar transistor, we have designed a circuit of current controlled negative resitance and analysed this circuit in the operating region. Since the positive gate voltage of N-channel JFET is applied in full operating region, the output and transfer characteristics of JFET are measured in the positive gate region. The performances of this circuit are predicted from these characteristics and experimental results of the proposed CCNR circuit are presented.