

NIC回路의構成 및 發振回路에의 應用에 關한 研究

(A Study on the Construction of NIC Circuit and Its Application to Oscillation Circuit)

金 明 起*

(Kim, Myong Ki)

要 約

本論文은 종래의 NIC回路의構成方法을綜合하여一般화하는方法으로써 파라미터制御回路와電壓 또는電流制御回路에의한 NIC構成方法을提示하였다. 그리고 FET에 의해開放 및短絡安定型 NIC回路를構成하고回路解析에의한 임피던스와實驗值을比較하여 NIC特性을確認하고回路解析의 타당함을檢討確認하였다. 또한並列 LC를 NIC와直列로連結하여發振狀態를實驗으로確認하고 NR에의한發振狀態와比較檢討하였다.

Abstract

In this paper the method of constructing short and open stable voltage inversion negative immittance converter (VNIC) circuits is proposed according to simplified equivalent models which consist of a parameter control circuit, and a voltage or a current control circuit. VNIC characteristics can be obtained as gate voltage of common gate connection is controlled by the output of the parameter control circuit corresponding to its input. Constructed circuits are analyzed, and the experimental results are compared and checked with the calculated results. Errors are found less than 11%. Oscillation behavior of constructed VNIC oscillator is compared with that of negative resistance oscillator.

1. 緒 論

負抵抗(NR)은 그端子에서入力抵抗의 V-I特性上의 어느電壓區間에서負로나타나게하는것이며, 여기서는素子에依한것⁽²⁰⁾과能動素子로構成된所謂負抵抗特性回路^(18,19)가있다. 負 impedance變換器⁽¹⁴⁾(NIC Negative Immittance Converter)는4端子回路에서定義되며出力側에 임피던스 Z_L (또는 어드미턴스 Y_L)를接續했을때入力側에서본 임피던스 Z_i (또는 어드미턴스 Y_i)가負荷 임피던스에比例하는負 impedance, $-KZ_L$ (또는 $-\frac{Y_L}{K}$)로나타날때의4端子回路를말한다.

이미發表된 NIC回路는入出力電流가同位相이고

入出力電壓이逆位相인電壓反轉型負 impedance變換器⁽²⁾(VNIC, Voltage Inversion Negative Immittance Converter)와入出力電壓이同位相이고入出力電流가逆位相인電流反轉型負 impedance變換器^(3,4)(INIC, Current Inversion Negative Immittance Converter)로大別되며여기에대해서여러가지回路^(1,4,6,7,8,9,12,17)들이發表되었다.

한편 1953년에 J.G. Linvill⁽²⁾이 VNIC의回路를構成하고解析하였으며 1957년에 A.I. Larky⁽⁵⁾와 Takeshi Yanagisawa⁽³⁾에 의해 INIC回路가發表되고 그후 이에대한여러가지回路가發表되었다.

Linvill, Larky 그리고 Yanagisawa의回路構成의方法과 Marshak⁽¹²⁾의回路構成의方法은 서로相異하나回路構成의共通點을찾아서著者の構成方法을다음과같은方法을써서定立하고자한다.

또한構成方法에는 Nullator, Norator를使用的 Nullor model^(10,13,15)에의해實現된것도있으나 1965

* 正會員, 東亞大學校 工科大學 電子工學科

Department of Electronics Eng.,
College of Eng., Dong-A Univ.,

接受日字: 1974年 11月 4日

년에 J. Braun⁽¹⁵⁾이 Nullor model에 의해 INIC와 VNIC의回路構成을 分類하였고 같은 해에 G.Martinez⁽¹⁶⁾와 B.R. Myers⁽¹⁷⁾가 그리고 1967년에 A.C. Davies가 Nullor Model에 관해서 發表하였으나 NIC回路의 구체적인構成方法을 提示하지 못한 점이 있음을 보였다.

그래서 Nullor Model에 依한構成方法을 補完하여 종래의 發表된 여러回路의構成方法을 종합하여 다시 다음과 같이 NIC回路를 細分하여 全體的으로 一貫性 있는構成理論을 세우고자 한다.

즉 NIC의構成을 平易化하고一般化하는方法으로써 4端子回路가 (1) 파라미터 제어회로(Parameter control circuit)와 (2) 전압제어회로(Voltage control circuit) 또는 전류제어회로(current control circuit)의 두부분으로 구성되는機構라고推定하여 전압 또는 전류제어 素子로 사용한電界效果 트랜지스터(FET)의 Gate 단자에 파라미터 제어 素子로 쓰인 FET에 의해 제어전압을 마련해주는回路 model을 제안하고 短絡安定型 또는開放安定型 VNIC回路를構成하여回路解析에 의한負임피던스값과 實驗값과를 비교하여 提案回路의妥當性을檢討하고자 한다. 그다음에著者는 NIC回路를利用하여 발진회로를構成하여發振狀態에 대해서負抵抗發振回路^(18,27,28)에의한것과비교하여兩者間의差異點을檢討하고자 한다.

NIC를利用한發振回路에관한研究는別로없다. 그러나負임피던스 대신에負抵抗을利用한發振은 널리利用되고있으며 H.J. Reich^(18,27)가 發表한것도 있으며文獻[27]에는負抵抗特성을利用한발진에관한研究를發表한것이있다. NIC를利用한發振現象의特色을아울러究明하고 NIC發振의特色을 NR發振의것과비교해서 NIC回路가發振에利用될수있는可能性을 찾으려고한다.

2. VNIC의回路모델

2.1 短絡安定型 VNIC의回路모델

그림 2.1.1에著者가 提案하는回路의model을表示하였다. 電源電壓 V_i 가 증가하면 入力端子電流 I_i 가負로 증가하는回路를 마련하기 위하여電流制御回路(Current Control Circuit; 以下 C.C.C로略記한다)를電源電壓과直列로 두고 C.C.C의 파라미터 제어회로(Parameter Control Circuit; 以下 P.C.C로略記한다)를 두어서 PCC가入力電壓에從屬關係를 갖는電壓을 마련해 주기 위해서 보조抵抗 R_1 과 R_2 를 두어서 PCC의入力이되게하고 또入力電壓과 반대방향으로入力電流가 V_i 에 대해서負로되게하기 위해서 Bias

電源을 삽입한回路를構成함으로써 VNIC의短絡安定特性을구할수있다고推定하고이것을提案한다.




그림 2.1.1 短絡安定, VNIC 特性回路모델

Fig. 2.1.1 Network Model realizing short stable VNIC characteristics

提案된 그림 2.1.1의回路는 그림 2.1.2와 같은 기본회로에根據를 둔 것이다.




그림 2.1.2 短絡安定型 VNIC의 定性的 모델

Fig. 2.1.2 Basic model of short stable VNIC

入力電壓 V_i 의增加에따라서從屬으로 R_v 가減少하게하면入力端子 l_v-l_v' 間의正의電壓增分에대해서入力電流 I_i 의增分이負로되게할수있다고推定한다.

그림 2.1.2의點線으로표시된상자는4端子回路網이고이속에바이어스電壓 V_v 를 R_v 와直列로두었다.

R_v 를電流制御素子로代置하고 대치된能動素子의전류제어를 V_v 의增分에따라서파라미터가制御되게하면결국에는그림 2.1.1과같은回路가構成되었다.

2.2 開放安定型 VNIC의回路모델

그림 2.2.1에著者가 提案하는回路의model을表示하였다. 電流電源의電流 I_i 가 증가하면 入力端子電壓 V_i 는負가되도록回路를마련해주기위하여電壓制御回路(Voltage Control Circuit; 以下 V.C.C로

略記한다)를 전류전원과直列로 두고 V.C.C의 파라미터制御回路를 두어서 P.C.C가 入力電流에 종속관계가 있는 電壓을 마련해 주기 위해서 補助抵抗 R_1 과 R_2 를 두어서 P.C.C의 入力이 되게하고 또 入力電流와 같은 方向으로 電流가 흐르도록 Bias電源을 삽입한 回路를構成함으로써 VNIC의 開放安定型特性을 구할 수 있다고 推定하고 이것을 提案한다.




그림 2.2.1 開放安定型 特性回路モデル

Fig. 2.2.1 Network model realizing open stable VNIC Characteristics

提案된 그림 2.2.1의 回路은 그림 2.2.2와 같은 基本回路에 근거를 둔 것이다. 入力電流 I_i 의 증가에 따라서 從屬으로 R_c 가 감소하게 하면 入力端子 l_c-l_c' 에서의 入力電流의 正의 增分에 따라서 入力端子電壓이 負의 增分으로 나타나게 할 수 있다고 推定한다.




그림 2.2.2 開放安定型 VNIC의 定性的 모델

Fig. 2.2.2 Basic model of open stable VNIC

그림 2.2.2의 點線으로 표시된 상자는 4端子回路網이고 이 속에 바이어스 電壓 V_c 를 R_c 와 直列로 두었다. R_c 를 電壓制御素子로 代置하고 대치한 能動素子의 電壓制御를 I_i 의 增分에 따라서 파라미터가 제어되게 하면 결국 그림 2.2.1과 같은 回路가構成되게 되었다.

「上記한 方式들에 의해 NIC를構成시키므로써 NIC의 設計가容易해지며 回路의構成概要를平易하게 할 수 있는 것이라고 생각한다.」

3. VNIC의回路構成

3.1 短絡安定型의回路에 대하여

3.1.1 回路의表示

그림 2.1.1 및 그림 2.1.2를 FET로써 구성한 그림 3.1.1의回路를 提案한다. 여기서 절선 부분은 파라미터制御回路이다.




그림 3.1.1 提案된 短絡安定型 VNIC

Fig. 3.1.1 Suggested short stable VNIC

3.1.2 回路解析

그림 3.1.1의回路의動作은 다음과 같이推定할 수 있다. 1) $V_i=0$ 인 상태에서는 FET2의 게이트-소오스 사이의 전압 E_{GS2} 가 0이므로 FET2는 동작상태에 있을 것이며 따라서 R_f 의 전압 $E_{RD1}<0$ 인 상태이고 그 결과 FET1의 게이트-소오스 간의 전압 $E_{GS1}<0$ 인 상태가되어 FET1은 cut-off 상태가 될 것이다. 2) V_i 가 증가하면 E_{GS1} 가 負로 증가하게 되고 따라서 FET2의 드레인 전류 I_{D2} 는 감소하게 되고 이 결과 E_{GS1} 는 점점 증가하게 되어 E_{GS1} 이 cut-off 전압보다 커지게 되면 FET1은動作하게 되고 FET1의 드레인 전류 I_{D1} 은 흐르기 시작할 것이다. 3) 따라서 V_i 의 증가에 대해 I_{D2} 가 감소하고 E_{GS1} 은 증가하게 되어 I_{D1} 은 증가하는 현상이 나타날 것이며 이것은 入力電壓과 位相이 반대로 될 것이다.

따라서 入力電壓의 증가에 대해 入力電流가 負의 方향으로 증가하여 入力阻抗는 負로 나타나게 될 것이다.

3.1.3 入力阻抗

그림 3.1.1의回路의等價回路는그림 3.1.3과 같다.

그림 3.1.3의 등가회로에서 入力阻抗을 구하면 다음과 같다.

$$E_{GS2} = V_i - \frac{R_{S1}\mu E_{GS1}}{R_{S1} + rd_2 + R_t} \quad \dots \dots \dots (3.1.3.1)$$

식(3.1.3.1)에서 E_{GS2} 를 구하면

$$E_{GS2} = \frac{R_{S1} + rd_2 + R_t}{(1+\mu)R_{S1} + rd_2 + R_t} V_i \quad \dots \dots \dots (3.1.3.2)$$




그림 3.1.3 그림 3.1.3의 等價回路
Fig. 3.1.3 Equivalent circuit of Fig. 3.1.1

이 되고 R_1 양단의 전압 E_{RI} 은

$$E_{RI} = -\frac{\mu R_1 V_i}{(1+\mu)R_{S1} + rd_2 + R_1} \quad \dots(3.1.3.3)$$

이 되고 한편

$$\begin{aligned} E_{GS1} &= -\frac{\mu R_1}{(1+\mu)R_{S1} + rd_2 + R_1} \\ &\quad - \frac{(\mu E_{GS1} + V_i)Z_L}{rd_1 + Z_L} \end{aligned} \quad \dots(3.1.3.4)$$

식 (3.1.3.4)에서 E_{GS1} 을 구하면

$$\begin{aligned} E_{GS1} &= -\frac{\mu R_1 (rd_1 + Z_L) + Z_L ((1+\mu)R_{S1} + rd_2 + R_1)}{((1+\mu)R_{S1} + rd_2 + R_1)((1+\mu)Z_L + rd_1)} \\ &\quad V_i \end{aligned} \quad \dots(3.1.3.5)$$

이 되고 入力電流 I_i 는

$$\begin{aligned} I_i &= \frac{V_i + \mu E_{GS1}}{rd_1 + Z_L} \\ &= \frac{((1+\mu)R_{S1} + rd_2 + R_1) - \mu^2 R_1}{((1+\mu)R_{S1} + rd_2 + R_1)((1+\mu)Z_L + rd_1)} \\ &\quad V_i \end{aligned} \quad \dots(3.1.3.6)$$

로 되고 따라서 入力임피던스 Z_i 는

$$\begin{aligned} Z_i &= \frac{V_i}{I_i} \\ &= \frac{((1+\mu)R_{S1} + rd_2 + R_1)((1+\mu)Z_L + rd_1)}{((1+\mu)R_{S1} + rd_2 + R_1) - \mu^2 R_1} \end{aligned} \quad \dots(3.1.3.7)$$

식 (3.1.3.7)에서 $rd_1 = rd_2 = rd$, $(1+\mu)R_{S1} + rd_2 + R_1 \ll \mu^2 R_1$ 이라 가정하면

$$Z_i = -\frac{((1+\mu)R_{S1} + rd_2 + R_1)((1+\mu)Z_L + rd_1)}{\mu^2 R_1} \quad \dots(3.1.3.8)$$

로 되어 理想的이 아닌 NIC의 特性을 갖게 된다.

3.2 開放安回型 回路에 대하여

3.2.1 回路의 表示

그림 2.3.1 및 그림 2.3.2를 FET로써 構成한 그림 3.2.1의 回路를 提案한다. 여기서 點線部分은 파라미터 制御回路이다.




그림 3.2.1 提案된 開放安定型 VNIC
Fig. 3.2.1 Suggested open stable VNIC

3.2.2 回路解析

그림 3.2.2의 回路의 動作은 다음과 같이 推定할 수 있다. 1) $I_i = 0$ 인 상태에서는 FET₁의 바이어스 電壓 E_{GS1} 이 充分히 큰 負의 電壓으로 FET₁은 cut-off 상태로 만들어 준 경우가 될 것이며, 따라서 FET₁의 드레인 電流 I_{D1} 은 0인 상태이다. 그 결과 FET₂의 바이어스 電壓 $E_{GS2} = 0$ 이고, 따라서 FET₂는 充分히 動作하고 있는 상태로 이때의 入力電壓은 $E_{RI} + E_{GS1}$ 이 된다.

(2) I_i 가 增加하면 Z_L 양단의 電壓 V_o 는 增加하게 되고, 이 電壓에 의해 FET₂의 바이어스 電壓은 逆方向으로 增加하게 되고, 그 결과 I_{D2} 는 감소하고 따라서 E_{RI} 는 감소하게 되며, 入力電壓 $E_{RI} + E_{GS1}$ 은 감소하게 된다.

(3) 즉 I_i 의 增加에 대해 入力電壓 V_i 는 감소하는 負抵抗特性을 나타내게 될 것이다.

3.2.3 入力임피던스

그림 3.2.1의 回路의 等價回路은 그림 3.2.3과 같다




그림 3.2.3 그림 3.2.1의 等價回路

Fig. 3.2.3 Equivalent Circuit of Fig. 3.2.1

그림 3.2.3의 等價回路에서 入力임피던스를 구하면 다음과 같다.

$E_A=17.5V$, $E_B=5.4V$ 를 취했다.

4·2 開放安定回路의 回路定數 및 實驗結果

[1] 開放安定型 VNIC는 그림 3·2·1과 같다. 回路解析에 의한 式(3·1·3·8)의 結果와 實驗結果를 比較検討하여 回路解析의 타당성을 確認하기 위해서, 入力電流 I_i 對 入力電壓 V_i 의 관계를 그림 4·2·1에 表示했다. 回路의 各 定數는 短絡安定型에서 使用한 것과 같다. 단 $Z_L=300\Omega$, 500Ω , 700Ω , $1k\Omega$, $2k\Omega$ 을 사용하였다.

$E_A=16V$, $E_B=7.7V$ 를 사용하였다.




그림 4·2·1 開放安定型 I_i-V_i 特性

Fig. 4·2·1 I_i-V_i Characteristics of open stable type

4·3 短絡安定回路에 의한 發振回路

4·3·1 回路의 表示 및 回路定數

그림 3·1·1의 短絡安定型 VNIC 回路에서 入力側에 直列로 LC 並列共振回路를 삽입한 發振回路를 그림 4·3·1에 表示했다.




그림 4·3·1 短絡安定 VNIC에 의한 發振回路

Fig. 4·3·1 Oscillation circuit using short stable VNIC

그림 4·3·1을 이용하여

(1) $Z_L=500\Omega$ $Z_i=-330\Omega$ $L_2=6.64mH$

$r=20.72\Omega$ $C=0.0015\mu F$ 일 때

V_i 의 變化에 따른 發振安定狀態에 대하여, (2) $Z_L=500\Omega$ 이고 $Z_i=-330\Omega$, $L_1=4.37mH$, $r_1=16.4\Omega$, $L_2=6.64mH$, $r_2=20.72\Omega$, $L_3=2.57mH$, $r_3=12.16\Omega$ 의 값에서 C 를 變化시키면서 發振周波數 f 對 出力電

壓 V_0 (V_0 는 그림 4·3·1의 l_V-l_V' 間의 電壓임)의 관계 (3) $L_1=4.37mH$ 이고, $Z_L=300\Omega$, 1000Ω , 1500Ω 의 각 값에서 얻어지는 負入力임피던스 下에서 f_0 對 V_0 의 관계를 각각 구하였다. 여기서 V_0 의 값은 l_V-l_V' 間에서 P-P(尖頭值) 電壓을 오실로스코프로 측정하였다. (4) 발진동작시 $V_i=1.1V$, $I_i=0.6mA$ 에서 코일 L_2 를 사용하고 C 없이 그림 4·3·1(그림 3·1·1 참조)의 l_V-l_V' 間의 電壓 25V(P-P), Z_L 양단의 전압 2V(P-P), FET₂의 드레인과 E_B 의 +端子間의 電壓 3V(P-P)를 얻었다.

4·3·2 發振回路의 實驗結果

4·3·1節에서의 實驗 (1)을 表 4·3·2에 實驗 (2), 實驗 (3)을 각각 그림 4·3·2·1, 그림 4·3·2·2에 表示했다.

表 4·3·2 Table 4·3·2

$Z_L=500\Omega$ $L=6.64mH$ $r=20.72\Omega$ $C=0.0015\mu F$				
$V_{is}(V)$	3.4	3.5	3.6	3.7
$I_{is}(mA)$	—	-1.45	-1.95	—
$f(kHz)$	不安定	81.15	81.10	不安定




그림 4·3·2·1 L 의 變化에 대한 $f-V_0$ 特性

Fig. 4·3·2·1 $f-v_0$ Characteristics with Variation of L .




그림 4·3·2·2 Z_L 의 變化에 대한 $f-v_0$ 特性

Fig. 4·3·2·2 $f-v_0$ Characteristics with Variation of Z_L .

5. 考 察

5.1 短絡安定型 回路構成에 대한 考察

그림 2·1·2에 表示한 VNIC의 短絡安定型을 가지고 그림 2·1·1과 같이 트랜지스터 素子를 利用할 수 있는 바탕을 마련하였다.

그림 2·1·1을 파라미터 制御回路와 電流制御回路로 보는 전해는 VNIC의 短絡安定型을 構成하는데 보다 簡明한 方法이라고 생각된다.

그림 3·1·1은 FET로 構成된 VNIC의 短絡安定型이다. 이 回路의 特性은 $V-I$ 平面上에서 零點을 지나고 4상한에서 負의 기울기를 갖도록 試圖하였으나 實際의 特性은 그림 4·1·1과 같이 零點을 지나지 않게 되었다. 그 이유는 平衡型^(2,8)과 다른 點도 있었으나 實際로 零點을 지나도록 하는 것은 不可能하였다.

式(3·1·3·8)에서 얻은 入力임피던스값과 그림 4·1·1에서 구한 实驗치 사이에는 表 5·1과 같은 관계가 있었고, 誤差의 平均值는 +11.44%였으므로 대체로 제 3·1·2節의 回路解析은 타당하였다고 본다.

電壓 E_A 는 20V정도가 정당하였고 E_B 는 5V이하였다. 또 E_A 의 極性表示를 그림 2·1·1이나 그림 2·1·2에 表示한 것과 같이 뚜렷하게 表示하는 方法은 回路全體를 概取하는데 도움이 되었다. 또 Nullor모델에 의한 回路構成^(10,13,15)을 補完하고, 이것을 더욱 체계화 하는 데 도움이 되었다고 본다.

表 5·1 短絡安定型
Table 5·1 Short stable type

$Z_L(k\Omega)$	實驗值 $M(k\Omega)$	계 산 치 $C(k\Omega)$	오차% $(C-M)/C \times 100$
2	-1.11	-0.73	+51.4
1.25	-1.62	-0.53	+15.5
1	-0.51	-0.47	+10.3
0.5	-0.33	-0.33	0
0.3	-0.22	-0.27	-21.0

5.2 開放安定型 回路構成에 대한 考察

그림 2·2·2에 表示한 VNIC의 開放安定型을 가지고 그림 2·2·1과 같이 트랜지스터 素子를 이용할 수 있는 바탕을 마련하였다. 또한 그림 2·2·1은 VNIC의 短絡安定型을 構成하는데 보다 簡明한 方法이라고 보여진다.

그림 3·2·1은 FET로 構成된 VNIC의 開放安定型이다. 이 回路의 特性은 $V-I$ 平面上에서 零點을 지나고 2상한에서 負의 기울기를 갖도록 試圖하였으나 實際의 特性은 그림 4·2·1과 같이 1상한에서 負저항特性이 入

力電流의 어느 區間에서 나타난 點은 回路構造上 부득이 하였다.

式(3·2·3·8)에서 얻은 入力임피던스값과 그림 4·2·1에서 구한 实驗치 간에는 表 5·2와 같은 관계가 있고 오차의 평균치는 -6.44%였으므로 대체로 제 3·2·2節의 解析方法은 타당하였다고 본다.

表 5·2 開放安定型
Table 5·2 Open Stable type

$Z_L(k\Omega)$	실 험 치 $M(k\Omega)$	계 산 치 $C(k\Omega)$	오차% $(C-M)/C \times 100$
2	-6.90	-7.37	+6.4
1.25	-4.10	-3.68	-11.4
1	-2.90	-2.58	-12.3
0.5	-1.95	-1.84	-5.9
0.3	-1.20	-1.10	-9.0

5·3 短絡安定型回路에 의한 發振에 대한 考察

VNIC의 短絡安定型에 의한 發振은 電壓安定型 負抵抗特性回路(以下 VSNRC라고 略記함)에 의한 發振과는 現象이 相異한 點이 나타났다.

著者는 VSNRC에 의한 發振과 거의 같을 것이라고豫測하였으나, 특히 振幅의 負임피던스 電壓領域에서의 관계는 振幅과 負抵抗電壓領域에서의 관계와 判異하였다.

VSNRC의 振幅은 負特性電壓領域에서 볼 수 있어서 振幅의豫測이 용이하다고⁽²⁸⁾ 하나, VNIC의 短絡安定型에 있어서는 振幅이 負임피던스 電壓領域下에 제한되지 않고, 輝선 크게 나타났다.

그래서 VNIC의 短絡安定型의 V_i-I_i 特性을 表示한 그림 4·1·1에서豫測할 수 없었던 點은 特異한 것이다. 이점에 대해서著者は 交流發振에 들어가면 새로운 特性이 나타나는데 그 特性은 V_i-I_i 特性이 $V-I$ 平面上의 2상한과 4상한에 걸쳐서 延長된다고 밖에 볼 수 없다. 그 理由로는 發振時의 入力電壓值와 入力電流值가 負임피던스 領域內의 어느 點에서 安定된 채로 전히 变동을 나타내지 않았다는 點에서 위와 같이 말할 수 있다. 또한 고정된 入力電壓端에서 공전회로와 VNIC 회로를 직렬로 드려다 본 입력임피던스에 있어서는 아무런 变동을 가져오지 못한다는 새로운 사실이 아울러 규명되었다.

發振에 있어서 發振條件 $\frac{1}{|Z_i|} \geq \frac{rc}{L}$ 이 만족하는範圍內에서 $\frac{1}{|Z_i|} / \frac{rc}{L}$ 로써 표시하면 최저 250, 최대 1,150이었고 平均值은 572임을 알게 되었다.

入力容量은 바이어스狀態에 따라서 다르나 600~700

PF의 容量이換算되었던點은負抵抗의 경우와比較해서迥았다.

5·4 負抵抗 特性回路와의 比較

[1] 短終安定型 VNIC回路의構成의定性的인基本回路인 그림 2·1·2의設定은文獻[19]의方法에서얻었다. 그러나그림 2·1·2에直列로두어진電源 V_V 를4端子속에넣었다는점과 Z_L 를直列로두어서부하임피던스로둔點은上記文獻[19]와다르다. 이점에있어서著者의構成方法이他의方法과다른點이다. 또電流安定型負抵抗抗特性回路는入力電壓의變化에따라서能動素子의動作에飽和,能動및차단의각領域을고려하였으나그림 2·1·2에서出發하여提案된그림 3·1·1의回路의電壓一電流特性은原點을지나는負特性이負荷임피던스 Z_L 에比例하도록構成하는데構成上의basic的差異가있는것이다. 그러나실제에있어서構成된回路의電壓一電流特性은그림 4·1·1에表示한바와같이原點을지나지는못했으나이것은半對稱形의特性을얻고자하였던初期의設定때문에나타난것이라고본다.

[2] 開放安定型 VNIC回路의構成의基本回路인그림 2·2·2의設定은文獻[25]의方法에서얻었다. 그러나그림 2·2·2에直列로두어진電源 V_c 를4端子속에넣었다는점과 Z_L 를直列로두어서負荷임피던스로둔점은상기文獻[25]의方法과다르며,또한NIC를構成하는데있어서4端子를表示하는데4端子定數를전혀고려하지않아도無妨하고결국開放安定型 VNIC를構成할수있는點이著者의構成方法이他의method과다른점이다.

[3] Nullor model에대해서는여러가지綜合을한文獻^[10, 13, 15]이있으나著者의method대로본다면開放安定및短絡安定에따르는電源을直列로삽입하고電壓또는電流制御素子와거기에따른파라미터制御回路를찾아내면Nullor model의解析方法에서오는결점을補完할수있는長點이있다.

6. 結論

本論文에서는종래의NIC의回路의構成方法을綜合하여一般化하는方法으로써파라미터制御回路와電壓또는電流制御回路에의한開放및short-circuit安定型 NIC回路의構成方法을提안하였다.

그리고短絡및開放安定型 NIC回路의構成方法을電壓및電流制御回路에의해實現한回路를構成하고이들의動作상태를推定하여實驗에의해確認하였다. 그리고回路解析에의한임피던스와實驗值得比較하여NIC特性을確認하고回路解析의妥當함을檢討確

認하였다.

이것은Nullor Model에의한回路構成上의缺點을補完할수있는長點이있다고본다. 또한並列 L-C를NIC와直列로連結하여發振상태를實驗的으로確認하여NIC를發振回路에使用할수있음을提示하였다.

또한NR의發振상태와NIC의發振상태를比較檢討하여NIC의發振의特異點을定性的으로解석하였다. 단NIC의새로운發振모드에對해서는次後충분한檢討및理論의in-depth分析이필요하다고본다.發振條件은NR의경우와같았으며상당히큰入力容量이나타남을알았다. 본研究의진행과정에있어서아낌없는지도를하여주신부산대학교공과대학전자공학과朴義烈 선생님께감사를드립니다.

参考文獻

- J.L.Merrill, "Theory of the Negative Impedance Converters," Bell Sys. Tech. Jour., Vol.30, PP.99—109, Jan.1951.
- J.G. Linvill, "Transistor Negative-Impedance Converters," Proc. IRE, Vol.41, PP.725—723, June 1953.
- Takesi Yanagisawa, "RC Active Networks using Current Inversion Type Negative Impedance Converters," IRE Trans. CT—4, PP.140, September 1957.
- W.R. Lundry, "Negative Impedance Circuits—Some Basic Relations and Limitations," IRE Trans. Circuit Theory, Vol. CT—4, PP.132—139, September 1957.
- A.I. Larky, "Negative Impedance Converters," IRE Trans. CT—4, PP.124, 1957.
- A.S. Morse, "The Use of Operational Amplifiers in Active Network Theory," Proc. of the Nat'l. Elec. Conf., Vol.20, PP.947—962, July 1960.
- C.D. Todd, "A Versatile Negative Impedance Converters," Semiconductor Prod., Vol.6, PP.25—29, May 1963.
- H.E. Kallmann, "A Simple DC-AC Negative Impedance Converters Offering Symmetrical N-type and S-type Negative Resistance, Based on a circuit of A.H. Marshak," Proc. IEEE (Corresp.), Vol. 52, PP.199—200, Feb. 1964.
- S.S. Hakim, "Some New Negative Impedance

- Converters," Electron Letters, Vol. 1, PP. 9—10, March 1965.
10. G.Martinelli, "On the Nullor," Proc. IEEE, Vol. 53, P. 332 Mar. 1965
 11. B.R.Myers, "New Subclass of Negative Impedance Converters with Improved gain-product Sensitivities," Electron. Letters, Vol. I, PP. 68—70, May 1965.
 12. A.H.Marshak, "Direct-Coupled Negative Impedance Balanced Converters." Electron. Letters, Vol.I, PP. 142—143, July 1965.
 13. B.R.Myers. "Nullor Model of the Transistor, Proc. IEEE Vol.53, PP. 758—759, July 1965.
 14. L.P.Huelsman, "A Fundamental Classification of Negative Impedance Converters," IEEE International Convention Record, Vol. 13, part7. PP.113—118, 1965.
 15. J.Braun, "Equivalent NIC Networks with Nullators and Norators." IEEE Trans. CT—12, PP. 441—442, 1965.
 16. A.C.Davies, "The significance of Nullators, Norators and Nullors in Active Network Theory," Radio Eng., Vol.34, PP.259—267. 1967.
 17. Chang Kiane Kuo and Kendall L. Su, "Some New Four-Terminal NIC Circuits," IEEE Trans. Circuit Theory, CT—15, PP.379—381, August 1968.
 18. H.J.Reich, "Functional Circuits and Oscillators," Boston Technical Publishers, Inc., 1965, PP. 198.
 19. UI YUL, PARK "A Study on Voltage-stable negative resistance circuits," The Journal of the Korea Institute of Electronics Engineers. Vol.9, No.6, PP. 305—314, Dec.1972.
 20. H.J.Reich, J.G.Skalmik, H.L. Krauss, "Theory and Application of Active Devices," D.Van Nostrand Company, Inc., 1966, PP. 87—91.
 21. Carl D.Todd, "The Negative Resistance Element (NRE)—A New Circuit Componet," Electronics, A McGraw-Hill Weekly, PP. 21—23, 1963.
 22. Alan H.Marshak, "A unique current controlled negative resistance generator," Electrical Engineering, PP. 348—349, May 1963.
 23. H.J.Reich, "More about negative resistance circuits," Proc. of IEEE, PP. 1058—1059, Sept. 1964.
 24. Minoru Nagata, "A Simple Negative Impedance Circuit with no internal Bias Supplies and good Linearity," IEEE, Transactions on circuit theory, PP. 423—434, Sep. 1965.
 25. UI Yul Park, "A study on composition of current-stable negative resistance circuits," The Jour. of the Institute of Korea Electronics Engineers, Vol. 10, No.1, PP.9—17, January 1973.
 26. Ui Yul Park, "A Study on composition of SCR characteristics," The Jour. of the Institute of Korea Electrical Engineers, Vol.22, No.2, PP. 74—84, March, 1973.
 27. Duncan B.Cox and H.J.Reich. "Maximizing the Frequency of Negative-Resistance Oscillation," IEEE Trans. on circuit theory, Vol. 14, No.1, PP.44—51, 1967.
 28. UI YUL PARK, "A study on Oscillating Circuit by Voltage stable negative resistance circuit," Study Report of Institute of Industrial Technology, College of Eng. B.N.U., Vol. 12, PP. 153—161, April 1973.