• 전력전자학회논문지
• /
• 제7권1호
• /
• pp.18-29
• /
• 2002

기존의 역률 개선 컨버터는 경 부하에서 높은 직류 링크 전압을 갖는다. 특히 라인 전압이 높고 부하가 작을 경우, 직류 링크 전압은 매우 높은 전압을 갖게 되어 실용상 문제가 존재한다. 본 논문에서 역률 개선 부로 벅 토폴로지를 갖는 새로운 단일 전력 단 역률 개선 컨버터를 제안하였다. 또한 제안된 컨버터의 타당성을 증명하기 위해 제안된 회로의 설계 예를 보였으며, 설계 시 고려되어야 할 사항들과 관련 설계 식을 유도하였다. 유도된 설계 식으로부터 정해진 회로 정수 값을 이용하여 실험을 실시하였고, IEC1000-3-2의 역률 규제를 만족함을 입증하였다. 본 논문에서 제안된 컨버터를 통하여 기존의 단일 전력 단 컨버터의 문제점인 경 부하 시 높은 직류 링크 전압 문제를 해결할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제46권11호
• /
• pp.92-100
• /
• 2009

본 논문은 LLR-BP 복호 알고리즘을 사용하는 LDPC 복호기의 하드웨어 구조 분석하고 효율적인 복호기의 설계 방법들을 제시하였다. 또한 설계 시 복호 성능 및 하드웨어 복잡도에 영향을 미칠 수 있는 다양한 설계 이슈들을 제시하고 복호 성능의 변화를 모의실험을 통하여 분석하였다. 오류확률을 전달하는 메시지의 양자화는 정수부 3비트, 소수부 4비트를 할당하였고, 복호 성능이 저하되지 않도록 사전정보에 정수부 2비트, 소수부 4비트를 할당하였으며 LUT로 구현되는 $\Psi$(x) 함수를 조합회로인 PWL 블록으로 대체하여 하드웨어 구조의 개선에 대해 논의하였다. 복호 시간을 단축하기 위하여 중첩 스케줄링을 적용하고, 각 복호기 구조 및 설계 변수들의 제한에 따른 하드웨어 자원을 비교함으로써, 하드웨어 복잡도를 분석하였다.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2004년도 춘계학술대회 논문요약집
• /
• pp.186-186
• /
• 2004

정보화 산업의 급속한 발전을 통하여 무수히 많은 양의 정보들이 디지털화되어 왔고, 이러한 정보를 인식하기 위해서 인간은 멀티미디어나 컴퓨터를 통해 디지털화된 환경에 접속하게 되는데, 이는 시각과 청각을 통해 디지털화된 정보를 인간에게 전달하여 준다 이러한 시각과 청각을 이용한 정보 입출력 장치를 장시간 사용할 경우 정신적으로나 육체적으로 피곤함［l］과 지루함을 느끼게 되고, 장시간 사용이후에도 외부환경에 대한 반응이 일순간 둔감해질 수도 있다.(중략)

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 춘계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.53-55
• /
• 2007

Industrial interest in switched reluctance moor (SRM) drives has varied since 1850s. This has been primarily due to the emerging markets for variable speed drives in consumer and industrial products, such as home appliances, air conditioning, hand tools, fans, pump motor, etc. However, SRM has been plagued with the acoustic noise and vibration problem by input power of fixed section. Therefore, This paper offers electromagnetic analysis for torque ripple reduction in mechanical geometry and electric parameters. This means that the rotor pole arc and electric parameters have related to produce the active and negative torque. This analysis results are verified by the finite element method.

• 한국정보과학회 언어공학연구회:학술대회논문집(한글 및 한국어 정보처리)
• /
• 한국정보과학회언어공학연구회 1991년도 제3회 한글 및 한국어정보처리 학술대회
• /
• pp.287-299
• /
• 1991

본 논문은 하드웨어 구현이 가능한 신경 회로망을 구성하여 한글 문자 인식을 수행하였다. 먼저 입력 장치로부터 받아들인 문자 영상은 인식 속도를 높히기 위하여 특별한 전처리 과정 없이 직접 피쳐를 추출하였으며 추출한 피쳐로는 하드웨어 구현이 용이한 교차 피쳐와 투영 피쳐를 이진화로 코딩하였다. 신경 회로망의 하드웨어 구현을 가능하게 하기위해서 정수형 연결 강도와 비선형 Hard-limit 함수를 가지고 학습을 하는 Rounding 학습 방법을 도입하여 학습시켰으며 한글의 구조적 특성을 이용하여 한글을 유형별로 Module화 및 Submodule화 작업을 수행한 다음 인식하는 계층적인 문자 인식 시스템을 구성하였다. 그리고 이러한 방법을 이용하여 한글 문자 인식용 CMOS 신경회로망 Chip을 설계하였다.

• 대한전자공학회논문지SD
• /
• 제46권2호
• /
• pp.85-92
• /
• 2009

본 논문은 시스톨릭 어레이와 덧셈기 트리를 조합한 하이브리드 구조를 갖는 MPEG-4 인코더용 전역 탐색 블록 정합 움직임 추정 회로를 제안한다. 제안된 회로는 적은 수의 클럭 싸이클로 움직임 추정을 할 수 있도록 시스톨릭 어레이를 활용하고, 필요한 회로 자원을 줄이기 위해서 덧셈기 트리를 활용한다. 1/2화소 움직임 추정을 위한 보간 회로는 6개의 덧셈기, 4개의 뺄셈기, 10개의 레지스터로 구성하였으며, 자원 공유 및 효율적인 스케줄링 기법을 통하여 성능을 향상시켰다. 정수화소 및 1/2 화소를 위한 움직임 추정 회로를 Verilog HDL을 사용하여 RTL에서 설계하였다. 130nm 표준 셀 라이브러리를 사용하여 합성한 논리 수준 회로는 218,257 게이트로 구성되었으며, D1($720{\times}480$) 이미지를 초당 94장 처리할 수 있다.

• 한국전자파학회논문지
• /
• 제25권3호
• /
• pp.376-379
• /
• 2014

본 논문은 910 MHz와 2.45 GHz 대역에서 동작하는 RFID 트랜시버용 전력증폭기를 설계 및 제작하였다. 제안된 이중 대역 전력증폭기는 집중정수 소자로 구현된 910 MHz 대역의 정합 회로와 분포정수 소자로 구현된 2.45 GHz 대역의 정합 회로로 구성되며, 두 대역의 격리를 위하여 910 MHz 대역에 대하여 대역 제거 필터(band rejection filter)로 동작하고, 2.45 GHz 대역에서는 대역 통과 필터(band pass filter)로 동작하는 ${\lambda}/2$ 직렬 마이크로스트립 전송 선로로 구성되어 있다. 제작된 이중 대역 전력증폭기는 910 MHz와 2.45 GHz에서 이득이 각각 8 dB와 1.5 dB를 나타냈으며, 입력 전력 10 dBm을 인가하여 얻은 출력 전력은 두 대역 모두 20 dBm을 얻었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 추계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.30-32
• /
• 2003

본 논문은 LCD 제조 공정 라인에서 LCD용 원판을 다른 여러 공정으로 이송하는데 사용하기 위한 수평형 스토크 시스템의 설계 및 제작에 관한 연구이다. 구동원으로 제작된 영구 자석 여자 횡자속형 전동기는 높은 공극 자속 밀도를 얻을 수 있는 구조로 일반 선형 유도 전동기나 선형 등기기에 비해 단위 체적당 높은 출력 밀도를 얻을 수 있는 장점을 가지고 있다. 3차원 등가 자기 회로망법을 사용하여 기자력 변화에 따른 추력 및 흡인력과 같은 특성을 해석하였으며 정특성 실험을 통하여 설계 및 해석의 타당성을 검토하였다.

• 대한전자공학회논문지SD
• /
• 제46권7호
• /
• pp.53-60
• /
• 2009

H.264/AVC 코덱에 사용되는 움직임 추정은 다중 참조 프레임과 다양한 가변 블록을 이용하기 때문에 복잡하고 많은 연산을 필요로 한다. 본 논문에서는 이러한 문제를 해결하기 위해 다중 참조 프레임 선택, 블록 매칭, 블록 모드 결정, 움직임 벡터예측을 고속으로 처리하는 방법을 바탕으로 동작 속도가 빠른 정수 화소 움직임 추정 회로 구조를 제안한다. 또한 부화소 움직임 추정을 위한 고성능 보간 회로 구조도 제안한다. 제안한 회로는 Verilog HDL을 이용하여 RTL로 기술하였고, 130nm 표준 셀 라이브러리를 이용하여 합성하였다. 정수 화소 움직임 추정 회로는 77,600 게이트와 4개의 $32\times8\times32$-비트 듀얼-포트 SRAM으로 구현되었고 최대 동작 주파수는 161MHz이며 D1(720$\times$480)급 칼라 영상을 1초에 51장 까지 처리할 수 있다. 부화소 움직임 추정 회로는 22,478 게이트로 구현되었고 최대 동작주파수 200MHz에서 1080HD(1,920$\times$1,088)급 칼라 영상을 1초에 69장 까지 처리할 수 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.423-426
• /
• 2004

본 논문에서는 저 전력 마이크로프로세서를 개발하기 위해 ARM7 마이크로프로세서와 명령어 호환을 갖는 32비트 RISC 구조의 마이크로프로세서를 설계하였다. 저 전력 ARM7 마이크로프로세서 IP 구현을 위하여 새로운 정수 나눗셈 명령어를 정의하고 이를 적용하는 회로를 설계하여 제수가 피제수보다 큰 경우 6.4nW, 그 이외의 경우에는 76.5 nW를 소모하여 기존의 방법보다 $140{\~}860\%$ 까지 개선되었음을 측정하였다. 또한 Multi-cycle 명령어 발생시 Prefetch에 의한 전력 소모를 줄이기 위하여 명령어의 condition code를 미리 결정함으로써 $50\%$의 prefetch 동작 횟수를 줄였다. 그 결과 저 전력 파이프라인의 경우에는 1.943mW/1MHz의 소비 전력이 측정되었다.