

90–260V_{rms} 입력 범위를 갖는 단일 전력단 고역률 컨버터

金學源*, 文建宇, 趙官烈, 尹明重

Single-Stage High Power Factor Converter for 90–260V_{rms} Input

Hag-Wone Kim, Gun-Woo Moon, Kwan-Youl Cho, and Myung-Joong Youn

요약

기존의 역률 개선 컨버터는 경 부하에서 높은 직류 링크 전압을 갖는다. 특히 라인 전압이 높고 부하가 작을 경우, 직류 링크 전압은 매우 높은 전압을 갖게 되어 실용상 문제가 존재한다. 본 논문에서 역률 개선 부로 벡 토폴로지를 갖는 새로운 단일 전력 단 역률 개선 컨버터를 제안하였다. 또한 제안된 컨버터의 타당성을 증명하기 위해 제안된 회로의 설계 예를 보였으며, 설계 시 고려되어야 할 사항들과 관련 설계 식을 유도하였다. 유도된 설계 식으로부터 정해진 회로 정수 값을 이용하여 실험을 실시하였고, IEC1000-3-2의 역률 규제를 만족함을 입증하였다. 본 논문에서 제안된 컨버터를 통하여 기존의 단일 전력 단 컨버터의 문제점인 경 부하 시 높은 직류 링크 전압 문제를 해결할 수 있었다.

ABSTRACT

Generally, the single-stage power factor corrected converter has a problem of high dc link voltage. In the case of high line voltage, especially, the dc link voltage is very high under the light load condition. To solve this problem, a new single stage power factor corrected AC/DC converter has been proposed. The proposed converter has buck topology as a power factor corrector. To prove feasibility of the proposed converter, the design example of the proposed converter has been presented. The design considerations and experimental results for the proposed converter have been shown. The experimental results show that the line input current harmonics can meet IEC 1000-3-2 Class D requirements for the range of line input voltage from 90V_{rms} to 260V_{rms}.

Key Words : Single stage converter, Universal input, Power factor correction

1. 서 론

최근 역률 및 고조파 규제가 각국에서 발효되는 추세에 있다. 역률 개선을 위하여 일반적으로 사용하는

방법은 기존의 전력 단(power stage)에 별도의 역률 개선 단을 추가하는 방법이다. 이러한 접근 방법은 출력 전압을 정밀하게 제어하면서 역률 특성을 항상시키기에 용이하나, 컨버터의 부품 수를 증가시켜 재료비(material cost) 및 컨버터의 크기(size)를 증가시키고 효율을 떨어뜨리는 단점이 있다. 특히 컨버터가 소 용량일 경우 그 증가 및 감소 비율이 상대적으로 더 커진다. 기존의 이러한 이 단(two-stage) 접근 방법의 단점을 극복하기 위해 최근 단일 전력 단 역률 개선 컨버터에 대한 연구가 활발히 진행되고 있다^{[1] [7]}. 일

* KAIST 전기 및 전자공학과 박사과정
E-mail : khw@powerlab.kaist.ac.kr

접수일자 : 2001. 8. 3

1차심사요청일 : 2001. 8. 4 2차심사요청일 : 2001. 9. 6
3차심사요청일 : 2001.11. 9 심사완료일 : 2001.12.11

반적으로, 단일 전력 단 역률 개선 컨버터는 하나의 스위칭 트랜지스터와 하나의 전압 제어 회로를 갖는다. 전압 제어 회로는 컨버터의 최종 출력 전압을 제어하고, 역률 개선 부를 위한 별도의 제어 부는 존재하지 않는다. 일반적으로 역률 개선 부는 불연속 전류 모드(discontinuous current mode)로 동작되며 하여 자동적으로 역률 개선이 이루어지게 한다. 불연속 전류 모드로 동작되는 역률 개선 회로는 입력 전류가 라인 전압에 비례하는 특성을 갖게되므로 별도의 제어를 행하지 않더라도 자동적으로 역률 개선을 이룰 수 있다.

한편 단일 전력 단 역률 개선 컨버터는 경 부하시의 직류 링크 전압이 중 부하시의 직류 링크 전압보다 높은 단점이 있다. 특히 90~260V_{rms}의 라인 입력 전압 조건으로 고려되는 경우, 고전압 입력 조건의 경 부하시 직류 링크 전압은 1000V 이상의 값을 가질 수 있다^[2]. 경 부하시 높은 직류 링크 전압은 불연속 전류 모드로 동작하는 역률 개선(power factor correction)부와 연속 전류 모드(continuous current mode)로 동작하는 DC/DC 컨버터부간 전력 불평형에 기인한다^[3]. 이러한 단일 전력 단 역률 개선 컨버터의 단점을 극복하기 위한 해결 방안으로 역률 개선 부와 DC/DC 컨버터 부를 모두 불연속 전류 모드로 동작시키는 방안, 부하 조건에 따라 동작 주파수를 바꾸어 주는 방안, 변압기의 궤환 권선을 이용하는 방안 등이 제안된 바 있다. 첫째, 역률 개선 부와 DC/DC 컨버터 부를 공히 불연속 전류 모드로 동작시키는 방안은 부하 조건이 변화 할 경우 스위칭 트랜지스터(switching transistor)의 듀티 비(duty ratio)가 변화되고, 입력 전력 또한 부하 변동에 상응하여 변화되어 전력 불평형이 발생되지 않는다^[3]. 그러나 이 방안은 모든 부하 영역에서 DC/DC 컨버터부가 불연속 전류 모드로 동작되므로 DC/DC 컨버터 부의 동작 전류가 상대적으로 크다. 이로 인해 큰 도통 손실(conduction loss)과 EMI 노이즈 문제 등을 유발한다. 둘째, 부하 조건의 변화에 따라 펄스 폭 변조(pulse width modulation; 이하 PWM) 주파수를 바꾸어주는 방안^[2]은 DC/DC 컨버터 부를 연속 전류 모드로 동작시키므로, 불연속 전류 모드로 동작시키는 방안과 비교할 때 DC/DC 컨버터 부의 전류가 상대적으로 작은 장점이 있다. 그러나 경 부하시 스위칭 주파수가 높아 큰 스위칭 손실(switching loss)이 발생된다. 또한 제어회로가 상대적으로 복잡하고, 입출력 필터 설계 시 광 대역에 대응하여 필터 설계를 해야하는 단점을 가지고 있다. 셋째, 변압기의 궤환(feedback) 권선을 이용하여 직류 링크 전압의 상승을 억제하는

방안^[4]은 역률 개선 부를 불연속 전류 모드로, DC/DC 부를 연속 전류 모드로 동작시킬 수 있어 중부하 시 도통 손실이 다소 작으며, 스위칭 주파수 또한 항상 일정하므로 경 부하시 스위칭 손실이 작은 장점이 있다. 그러나 직류 링크 전압 상승이 입력 전류를 억제하는 원리로 동작되므로, 경 부하시 직류 링크 전압이 높아지는 문제는 여전히 존재한다. 그러므로 직류 링크 전압이 실용 가능한 범위에 있게 하기 위해서는 다소 큰 부하조건에서 DC/DC 컨버터 부를 불연속 전류 모드로 진입시켜 직류 링크 전압의 추가 상승을 억제해야 한다. 그러므로 첫 번째 방안에 비해 그 크기는 다소 작아졌으나 여전히 중 부하에서 큰 도통 손실을 갖는다. 또한 변압기의 궤환 권선과 변압기의 2차 측이 결합되어 있어서, 120Hz 주파수를 갖는 입력 전력 중 일부가 직류 링크 콘덴서를 거치지 않고 출력 측으로 전달되는 단점을 가지고 있다.

또 다른 단일 전력 단 역률 개선 컨버터의 문제점은 돌입 전류(inrush current) 억제 회로를 별도로 갖추어야 한다는 것이다. 기존의 역률 개선을 위해 사용되는 승압형 컨버터(boost converter)는 정상 상태에서 입력 전압의 순시 치에 관계없이 모든 영역에서 전류를 제어 할 수 있는 장점이 있다. 그러나 직류 링크 전압이 입력 전압보다 작은 경우가 발생되면 스위칭 소자의 켜짐과 꺼짐 여부에 관계없이 입력 전류는 항상 증가되어 큰 돌입 전류를 유발한다. 이러한 상태는 초기 전원 투입 시 또는 부하 단의 단락 시 발생된다. 이로 별도의 돌입 전류 억제 회로가 필요하다.




그림 1 제안된 단일 전력단 역률 개선 컨버터

Fig. 1 Proposed single stage power factor corrected converter

앞에서 언급한 문제점을 해결하기 위하여, 90V_{rms} ~ 260V_{rms}의 광범위한 라인 전압 조건에 적합한 새로운 방식의 고 역률 단일 전력 단 컨버터를 제안한다. 제안된 컨버터는 그림 1과 같다. 제안된 컨버터는 기존의 단일 전력 단 역률 개선 컨버터의 문제점인 높은 직류 링크 전압 문제를 해결하고, 별도의

돌입 전류 억제 회로가 필요치 않도록 하기 위해 역률 개선 부로 벽 컨버터(buck converter)를 갖는다. 벽 컨버터는 출력 전압이 입력 전압보다 낮아, 항상 직류 링크 전압을 입력 최대 전압 이하로 유지할 수 있으므로, 단일 전력 단 컨버터가 갖는 높은 직류 링크 전압 문제를 해결할 수 있다. 또한 스위칭 트랜지스터가 정류된 라인 전압과 직류 링크 콘덴서간에 직렬로 존재하므로, 별도의 돌입 전류 방지 및 단락 보호 회로가 필요치 않다. 그러나 벽 컨버터를 채용하므로 라인 전압이 영 전압 근처에 있는 경우 라인 전류의 왜곡이 발생된다. 라인 전류의 왜곡은 직류 링크 전압의 크기에 따라 달라진다. 그러므로 본 논문에서는 라인 전류의 왜곡이 고조파 규제인 IEC1000-3-2 규제 전류 치내에 있도록 하는 직류 링크 전압값을 선정하고, 선정된 직류 링크 전압값을 얻기 위한 여러 설계 변수들을 고려한다. 그리고 실험을 실시하여 제안된 방식의 실제 적용 가능성을 확인한다.

2. 제안된 회로의 기본 동작




그림 2 플라이백 구조를 갖는 제안된 AC/DC 컨버터
Fig. 2 proposed AC/DC converter which has
flyback topology as a DC/DC converter

제안된 단일 전력 단 역률 개선 컨버터의 한 예로, DC/DC 컨버터부가 플라이백(flyback) 구조인 단일 전력 단 역률 개선 컨버터를 그림 2에 나타내었다.

제안된 컨버터는 그림 3과 같이 정류된 라인 전압과 직류 링크 전압과의 관계에 의해 두 가지의 동작 모드를 갖는다. 동작 모드는 정류된 라인 전압이 직류 링크 전압보다 높아 라인 전류가 존재하는 동작 모드 1 ($|v_{ac}| > v_c$)과 정류된 라인 전압이 직류 링크 전압보다 낮아 라인 전류가 존재하지 않는 동작 모드 2 ($|v_{ac}| \leq v_c$)로 나눌 수 있다.

그림 4는 스위칭 트랜지스터(switching transistor) M의 켜지거나 꺼진 조건과 입력 전압과 직류 링크 전압의 대소 조건에 따른 전류 통전 상태를 나타내었다.




그림 3 제안된 회로의 동작 모드

Fig. 3 Operating modes of proposed converter

그림 4(a)는 동작 모드 1에서 스위치 M이 켜진 경우를 나타낸다. 그림 4(a)에서 D6과 D7이 동시에 통전되는 것처럼 보여지나, 실제로는 D6, D7중 하나의 다이오드(diode)만 통전된다. 만약 변압기 1차 측 전류 i_{nl} 이 직류 링크 콘덴서를 충전하는 충전 전류 i_c 보다 크면 D6가 켜지고 D7은 꺼진다. 이때 직류 링크 콘덴서 충전 전류는 스위칭 소자 M을 통하지 않고 D6를 통해 라인 전원으로 돌아가고, 스위칭 소자에는 변압기의 1차 측 전류만 흐른다. 반대로 직류 링크 콘덴서의 충전 전류가 변압기 1차 측 전류보다 크면 D7이 켜지고, D6는 꺼진다. 이때 변압기의 1차 측 전류는 스위칭 소자를 통하지 않고 D7을 통해 직류 링크 콘덴서로 돌아가고, 스위칭 소자 M의 전류는 직류 링크 콘덴서의 충전 전류와 같다. 주로 정상상태에서는 D6 가, 직류 링크 콘덴서의 충전 전압이 작은 과도 상태에서는 D7이 켜진다. 그림 4(b)는 동작 모드 1에서 스위칭 트랜지스터가 꺼졌을 때의 전류 통전 상태를 나타낸 것이다. 이때, 벽 인덕터 전류는 D5를 통해서 프리휠링(free wheeling) 된다. 또한 스위치 M이 켜졌을 때 변압기에 여자되었던 자속은 변압기의 2차 측을 통해 부하 측으로 방출된다. 그림 4(c)는 동작 모드 2에서 스위치 M이 켜졌을 때의 전류 통전 상태를 나타낸다. 이때는 정류된 라인 전압이 직류 링크 전압보다 작기 때문에 스위칭 소자가 켜지더라도 입력 전류가 발생되지 않는다. 그림 4(d)는 동작 모드 2에서 스위칭 트랜지스터의 꺼진 상태를 나타내며 변압기의 2차 측 전류만 존재한다.

3. 설 계

앞에서 언급한 바와 같이 라인 전류가 존재하지 않는 동작 모드 2는 라인 전압이 영 전압 부근에 있을




그림 4 각 조건별 전류 통전 상태

- (a) 모드 1의 스위칭 트랜지스터 온 상태 (b) 모드 1의 스위칭 트랜지스터 오프 상태
 (c) 모드 2의 스위칭 트랜지스터 온 상태 (d) 모드 2의 스위칭 트랜지스터 오프 상태

Fig. 4 Conduction paths for different condition

- (a) Switching transistor on state at mode 1 (b) Switching transistor off state at mode 1
 (c) Switching transistor on state when at mode
 (d) Switching transistor off state when at mode 2

때 발생되며, 이로 인하여 라인 전류의 왜곡이 발생한다. 라인 전류의 왜곡은 직류 링크 전압이 클수록 증가한다. 라인 전류의 고조파 성분은 직류 링크 전압과 밀접한 관계를 갖고 있으므로, 고조파 규제인 IEC 1000-3-2를 만족하기 위해서는 여러 가지 직류 링크 전압 조건에 따른 라인 전류의 고조파 분석이 필요하다. 이를 위해 먼저, 직류 링크 전압의 함수인 스위칭 트랜지스터 M의 인가 가능 최대 듀티 비를 구한다. 인가 가능 최대 듀티 비는 벡 인덕터의 동작 모드를 불연속 전류 모드로 보장하는 최대 듀티 비를 의미한다. 인가 가능 최대 듀티 비를 기준으로 실제 인가되는 듀티 비가 이보다 낮으면 벡 인덕터는 불연속 전류 모드로, 이보다 높으면 연속 전류 모드로 동작한다. 인가 가능 최대 듀티 비를 구한 후, 직류 링크 전압의 함수로 표현되는 벡 인덕턴스(buck inductance)를 구한다. 동일한 부하 전류 조건에서 벡 인덕터 값이 달라지면 직류 링크 전압 역시 달라진다. 이는 벡 인덕턴스에 따라 라인 전류의 크기가 달라지기 때문이다. 특정한 직류 링크 전압을 얻기 위해서는, 이 전압 조건에서 벡 인덕터를 통해 입력되는 라인 전류가 직류 링크 콘덴서의 출력 전류와 같아지도록 벡 인덕턴스를 정해야 한다. 이 때 컨버터에 인가되는 듀티 비

는 인가 가능 최대 듀티 비가 인가된 조건으로 한다. 이는 최대 부하 조건에서 직류 링크 전압을 정하기 위함이다. 마지막으로, 앞서 구한 직류 링크 전압에 따른 인가 가능 최대 듀티 비와 벡 인덕턴스 값을 이용하여 고조파 규제를 만족하는 최대 직류 링크 전압 값을 정한다. 이는 직류 링크 전압이 낮을수록 라인 전류의 왜곡이 적어 역률 규제를 쉽게 만족할 수 있으나, 반대로 변압기의 일차 즉 전류가 커지기 때문이다.

제안된 컨버터의 분석 및 실제 적용 가능성은 확인하기 위하여 표 1과 같은 사양을 갖는 컨버터의 설계 예를 보이고자 한다.

표 1 설계 사양

Table 1 Design specifications

입력 전압 범위	90~260V _{rms}
출력 전압	5V
최대 출력 전류	12A
스위칭 주파수	20kHz
효율	65% 이상

이하 해석 부분에서는 해석의 편의를 위해서 다음과 같이 가정한다. 첫째 모든 반도체 소자는 이상적이다. 즉 모든 트랜지스터와 다이오드는 기생 성분을 갖지 않으며, 켜진 상태에서의 소자 양단 전압 강하는 영이며, 꺼진 상태에서의 누설 전류(leakage current)는 영으로 가정한다. 또한 변압기는 1차 측과 2차 측이 이상적으로 결합되어 있고, 누설 인덕턴스(leakage inductance)가 없으며 단지 일정한 자화 인덕턴스(magnetizing inductance)를 갖고 있다고 가정한다.

3.1 인가 가능 최대 듀티 비

일반적으로 단일 전력 단 역률 개선 컨버터는 라인 전류의 역률 개선을 용이하게 행하기 위해 역률 개선부를 불연속 전류 모드로, DC/DC 컨버터 부를 연속 전류 모드로 동작시킨다. 역률 개선부가 불연속 전류 모드로 동작되면 라인 전류의 평균값은 라인 전압의 최대치를 추종하여, 용이하게 역률 개선을 수행할 수 있다. 역률 개선 부의 벽 인덕터 동작 모드를 불연속 전류 모드로 보장하는 인가 가능 최대 듀티 비는 다음과 같이 구한다. 트랜지스터를 켰을 때의 전류 상승 분은, 스위칭 트랜지스터를 꺼냈을 때 모두 감소한다. 이 때 전류가 영까지 감소하는 시간이 트랜지스터의 꺼진 시간보다 작으면 벽 인덕터는 불연속 전류 모드로 동작하며, 영까지 감소하는 시간이 트랜지스터의 꺼진 시간과 같으면 불연속 전류 모드와 연속 전류 모드의 경계 조건에서 동작한다. 벽 인덕터의 전류를 불연속 전류 모드로 보장하는 인가 가능 최대 듀티 비는 불연속 전류 모드와 연속 전류 모드 간 경계 조건의 듀티 비이다.




그림 5 모드 1의 제안된 컨버터 주요 파형
Fig. 5 Key waveforms of proposed converter at mode 1

제안된 컨버터의 동작 모드 1의 주요 전류 과정을 그림 5에 나타내었다. 동작 모드 1에서 라인 전압으로부터 입력되는 라인 전류는 그림 5에서 i_{LB} 의 실선 부분으로, t_0 부터 t_1 까지 벽 인덕터를 통해 직류 링크 콘덴서 또는 변압기로 유입된다. t_1 부터 t_2 까지의 i_{LB} 의 파선 부분은 스위치 M이 꺼졌을 때 프리휠링(free-wheeling) 되는 전류이다. 여기서 t_2 는 전류가 0이 되는 시점이다. 이때 벽 인덕터 전류의 동작 모드가 불연속 전류 모드이므로 벽 인덕터 전류 i_{LB} 가 존재하지 않는 t_2 부터 t_3 까지의 구간이 존재한다. 여기서 t_3 는 다음 펄스 폭 변조 주기의 t_0 와 동일 시점이다. 스위치 M이 켜지면 벽 인덕터 전류는 증가하며 증가 기울기는 식 (1)과 같다.

$$\frac{di}{dt} = \frac{(V_M |\sin \omega t| - V_C(t))}{L_B} \quad (1)$$

식 (1)으로부터 t_1 의 전류를 구하면 식 (2)와 같다.

$$\begin{aligned} i(t_1) &= \frac{(V_M |\sin \omega t_1| - V_C(t_1))}{L_B} (t_1 - t_0) \\ &= \frac{(V_M |\sin \omega t_1| - V_C(t_1))}{L_B} DT_s \end{aligned} \quad (2)$$

여기서 T_s 는 PWM(pulse width modulation) 주기이며 D는 스위치 M의 듀티 비(duty ratio)이다. 스위치 M이 꺼진 후 벽 인덕터 전류는 t_2 까지 선형적으로 감소한다. t_2 는 식 (3)과 같다.

$$t_2 = i(t_1) \frac{L_B}{V_C(t)} + t_1 \quad (3)$$

인가 가능 최대 듀티 비는 라인 전압이 최대일 때, 즉 ωt 가 90° 또는 270° 일 때, 불연속 전류 모드와 연속 전류 모드의 경계 조건에 있어야 한다는 조건으로부터 유도된다. 경계 조건을 만족하기 위해서는 $t_2 - t_1$ 이 $(1-D_{\max})T_s$ 와 같아야 하며, 이 조건 및 식 (2)와 식 (3)으로부터 인가 가능 최대 듀티 비는 식 (4)와 같이 구해진다. t_2 는 식 (3)과 같다.

$$D_{\max} = \frac{V_C(t)}{V_M} \quad (4)$$

식 (4)에서 V_C 는 직류 링크 콘덴서의 전압이고, V_M 은 라인 전압의 진폭(amplitude)이다.

3.2 벽 인덕터

벽 인덕터 전류는 직류 링크 콘덴서를 통해 부하 단으로 공급된다. 동작 모드 1에서의 벽 인덕터 전류는 식 (5)와 같다.

$$\begin{aligned} i_{LB}(t) &= \frac{V_M |\sin \omega t| - V_C(t)}{L_B} (t - t_0) & t_0 < t \leq t_1 \\ &= \frac{(V_M |\sin \omega t| - V_C(t))DT_S - V_C(t-t_1)}{L_B} & t_1 < t \leq t_2 \\ &= 0 & t_2 < t \leq t_3 \end{aligned} \quad (5)$$

PWM 한 주기 동안의 평균 벽 인덕터 전류는 식 (6)의 정의 식으로부터 식 (7)과 같이 구할 수 있다.

$$\langle i_{LB}(t) \rangle_{PWM} = \frac{1}{T_S} \int_{t_0}^{t_3} i_{LB}(t) dt \quad (6)$$

$$\begin{aligned} \langle i_{LB}(t) \rangle_{PWM} &= \\ &\frac{(DT_S)^2 (V_M |\sin \omega t| - V_C(t))}{2L_B T_S} \left[1 + \frac{(V_M |\sin \omega t| - V_C(t))^2}{V_C(t)} \right] \end{aligned} \quad (7)$$

식 (7)로부터 직류 링크 콘덴서로 입력되는 60Hz 반주기 동안의 평균 벽 인덕터 전류는 식 (8)과 같이 구할 수 있다.

$$\begin{aligned} \langle i_{LB} \rangle_{60} &= \frac{(D_{max} T_S)^2}{2\pi L_B T_S} Z \\ Z &= \int_{\theta_0}^{\pi-\theta_0} (V_M \sin \omega t - V_C(t)) d\theta + \int_{\theta_0}^{\pi-\theta_0} \frac{(V_M \sin \omega t - V_C(t))^2}{V_C(t)} d\theta \end{aligned} \quad (8)$$

식 (8)에서 적분 구간이 60Hz의 반주기 동안이므로 절대값 기호는 생략되었다. 또한 드티 비 D 대신 인가 가능 최대 드티 비 D_{max} 를 적용하였다. 이는 최대 부하 조건에서의 평균 벽 인덕터 전류를 구하기 위함이다. 식 (8)에서 θ_0 는 동작 모드 1과 동작 모드 2의 경계 각이며, 입력 라인 전류는 동작 모드 1에서만 존재

하므로 적분구간은 θ_0 부터 $\pi - \theta_0$ 까지이다.

여기서 θ_0 는 식 (9)와 같다.

$$\theta_0 = \sin^{-1} \left(\frac{V_C(t)}{V_M} \right) \quad (9)$$

한편 플라이백(flyback) 변압기의 1차 측 평균 전류를 구하면 부하 전류로부터 식 (10)과 같이 구할 수 있다.

$$\langle i_{nl} \rangle = i_o \frac{V_o + V_f}{V_C(t)} \quad (10)$$

여기서, V_o 는 출력 전압을, V_f 를 변압기 2차 측 정류 다이오드의 전압 강하를 나타낸다.

벽 인덕터 값은 최대 부하 조건 및 최저 라인 전압 조건에서 60Hz 반주기 동안의 벽 인덕터 전류 평균과 변압기의 1차 측 전류 평균이 같다는 조건으로부터 구할 수 있다. 벽 인덕턴스는 식 (8)과 식 (10)으로부터 식 (11)과 같이 계산될 수 있다.

$$\begin{aligned} L_B &= \frac{D_{max}^2}{2\pi f_S t_{omax}} \frac{V_C(t)}{V_o + V_f} Z \\ Z &= \int_{\theta_0}^{\pi-\theta_0} (V_M \sin \omega t - V_C(t)) d\theta + \int_{\theta_0}^{\pi-\theta_0} \frac{(V_M \sin \omega t - V_C(t))^2}{V_C(t)} d\theta \end{aligned} \quad (11)$$

위의 식 (11)로부터 직류 링크 전압에 따른 벽 인덕턴스를 구하면 그림 6과 같다.




그림 6 직류 링크 전압에 따른 벽 인덕터 값

Fig. 6 Buck inductor value for variations of dc link voltage

그림 6에서 구한 값보다 작은 인덕턴스의 벽 인덕터를 채용하면 최대 부하 조건에서 벽 인덕터의 동작 모드는 불연속 전류 모드가, 큰 인덕턴스의 벽 인덕터를 채용하면 연속 전류 모드가 된다.

3.3 직류 링크 전압

직류 링크 전압이 낮으면, θ_0 가 작아져 라인 전류의 왜곡이 적어지나, 스위칭 트랜지스터의 전류를 크게 한다. 직류 링크 전압이 높으면, 스위칭 트랜지스터의 전류 정격을 낮출 수 있지만, 라인 전류의 왜곡이 커져 고조파 규제를 만족하기 어렵다. 그러므로 직류 링크 전압은 라인 전류가 고조파 규제를 만족하는 한 크면 좋다. 적정한 직류 링크 전압을 결정하기 위해서는 여러 가지 직류 링크 전압 조건에 대한 라인 전류의 고조파를 분석을 행해야 한다. 고조파 규제를 만족 할 수 있는 최대 직류 링크 전압은 모든 소자를 포함한 완전한 회로로 컴퓨터 모의 실험을 실시하여 구하는 것이 바람직하나, 각각의 직류 링크 전압 조건에 대해서 모든 회로를 포함한 완전한 회로로 정상상태 조건 까지 컴퓨터 모의 실험을 실시하는 것은 매우 많은 시간을 필요로 하게된다. 이러한 이유로 본 논문에서는 등가 저항을 정의하고, 정의된 등가 저항을 이용한 간략화 된 회로로 고조파 분석을 행한다. 등가 저항을 이용한 간략화 된 회로로 모의 실험을 실시하면, 과도 상태가 존재하지 않으므로 빠르게 결과를 확인할 수 있다. 등가 저항은 식 (7)의 PWM 한 주기에 대한 평균 전류와 동일한 전류를 흐르게 하는 저항 값이다. 이 등가 저항을 사용하여 라인 전류의 고조파를 해석 한다. 물론 근사화 방법에 의해 정해진 직류 링크 전압이 실제 회로에서 유효한지 여부는 최종적으로 검증이 필요하다.

PWM 한 주기 동안의 평균 라인 전류는 식 (12)와 같다.

$$\langle |i_{ac}(t)| \rangle_{PWM} = \frac{(DT_s)^2(V_M |\sin \omega t| - V_C)}{2L_B T_s} \quad (12)$$

식 (12)에서 절대값 기호를 없애고 다시 적으면 식 (13)과 같다.

$$\langle i_{ac}(t) \rangle = \frac{V_{ac}(t) - V_C(t)}{2f_s L_B} D^2 \quad (13)$$

여기서 등가 저항을 식 (14)과 같이 정의하면,

$$R_{eq} = \frac{2f_s L_B}{D^2} \quad (14)$$

식 (13)으로부터 평균 교류 입력 전류는 식 (15)와 같이 간단한 수식으로 표현할 수 있다.

$$\langle i_{ac}(t) \rangle = \frac{V_{ac}(t) - V_C(t)}{R_{eq}} \quad (15)$$




그림 7 등가 저항 및 등가 저항을 이용한 라인 전류 간이 해석 회로

(a) 라인 전류 해석을 위한 간략화 된 시뮬레이션 회로
 (b) 직류 링크 전압 변화에 따른 등가 저항
 Fig. 7 Equivalent resistor and simplified circuit using equivalent resistor
 (a) Simplified simulation circuit for line current analysis
 (b) Equivalent resistance under variations in DC link voltage

그림 7(a)는 등가 저항 개념을 적용하여 간략화 한 모의 실험 회로이다. 여기서 직류 링크 전압은 직류 전압원으로 나타내었다. 실제 컨버터에서는 콘덴서의 전압 변동이 다소 존재하지만 그 절대적인 크기는 교류 전압 변동 분에 비하여 상당히 작으므로 입력 전류에 미치는 영향이 작다. 그러므로 모의 실험의 편의를 위해서 직류 전압원으로 가정하였다. 근사화 회로에는 인덕터 또는 콘덴서가 존재하지 않으므로 과도상태가 존재하지 않는다. 그러므로, 60Hz 한 주기에 대한 라인 입력 전류 해석만으로 고조파에 대한 결과를 알 수 있다. 그림 7(b)는 직류 링크 전압에 따른 최대 부하

조건에서의 등가 저항 값을 표시하였다. 고조파 해석의 결과, 고조파 규제를 만족하는 직류 링크 전압은 40V 이상임을 알 수 있었다. 위의 결과로부터, 최저전압 입력 조건의 직류 링크 전압을 40V로 정한다. 인가 가능 최대 시 비율은 40V의 직류 링크 전압을 식(4)에 대입하여 0.31로 정한다. 또한 벡 인덕터는 그림 6 및 식(11)로부터 $170\mu\text{H}$ 로 한다.

4. 시뮬레이션 및 실험

4.1 시뮬레이션 결과

제안된 회로의 실용 가능성을 확인하기 위하여 모의 시험을 실시하였다. 모의 실험에 사용된 각 파라미터는 벡 인덕턴스 $170\mu\text{H}$, 변압기의 1차 측 인덕턴스 $490\mu\text{H}$, 변압기 2차 측 인덕턴스 $66\mu\text{H}$ 이다. 또한 라인 입력 단 필터는 직렬 인덕터와 병렬 콘덴서로 구성되며 직렬 인덕터는 5mH , 병렬 콘덴서는 $1\mu\text{F}$ 이다. 각 주요부의 전압 및 전류 파형에 대한 시뮬레이션 결과를 그림 8에 나타내었다. 그림 8(a)는 최소 라인 전압 조건인 90V_{rms}의 최대 부하 조건에서 전압 및 전류 파형이고, (b)는 최대 라인 전압 조건인 260V_{rms}의 10% 부하(1.2A) 조건에서 전압 및 전류 파형이다. 첫 번째 파형은 스위칭 트랜지스터의 전압 스트레스인 V_{DS} 와 직류 링크 전압인 V_C 이다. 두 번째 파형은 벡 인덕터 전류 i_{LB} 와 스위칭 트랜지스터에 흐르는 전류 i_{DS} 이다. 세 번째 파형은 변압기의 1차 측 전류와 2차




그림 8 제안된 컨버터의 시뮬레이션 파형

(a) 입력 전압 90V_{rms}, 100% 부하 조건의 파형

Fig. 8 Key simulation waveforms of proposed converter

(a) Waveforms at 100% load condition when 90V_{rms} line voltage is applied

(b) 입력 전압 260V_{rms}, 10% 부하 조건의 파형

측 전류를 나타내었다. 그림 8(a) 조건의 경우 직류 링크 전압은 40V 수준과 스위칭 소자의 전류 스트레스는 8.3A 수준을 나타내었다. 그림 8(b) 조건의 경우 직류 링크 전압 245V 수준을 나타내었다. 종래의 BIFRED의 1000V이상 되는 값^[2]보다 대폭 저감되었음을 알 수 있으며, 360V~600V 정도의 수준^{[2],[4]}을 갖는 기타 다른 직류 링크 전압 억제 방식보다 직류 링크 전압이 대폭 저감됨을 알 수 있다.




그림 9 라인 전류 시뮬레이션 결과

(a) 90V_{rms} 라인 전압

(b) 260V_{rms} 라인 전압

Fig. 9 Simulated line current waveforms

(a) 90V_{rms} line voltage

(b) 260V_{rms} line voltage

그림 9는 라인 전압이 90V_{rms}와 260V_{rms}시 100% 부하 조건의 라인 전류 시뮬레이션 결과이다. 입력 전압 조건이 서로 다를 경우, 전류의 크기는 입력 전압




그림 9 라인 전류 시뮬레이션 결과

(b) 260V_{rms} 라인 전압

Fig. 9 Simulated line current waveforms

(b) Waveforms at 10% load condition when 260V_{rms} line voltage is applied




그림 10 제안된 컨버터의 실험 파형

(a) 입력 전압 90Vrms, 100% 부하 조건의 파형 (b) 입력 전압 260Vrms, 10% 부하 조건의 파형

Fig. 10 Key experimental waveforms of proposed converter

(a) Waveforms at 100% load condition when 90Vrms line voltage is applied

(b) Waveforms at 10% load condition when 260Vrms line voltage is applied

과 반비례하여 변화하지만 모드 1과 모드 2의 경계 각은 일정함을 알 수 있다. 그러므로 같은 부하 조건에서 라인 전압이 가장 작은 90Vrms 조건이 라인 전류의 고조파 규제에 대하여 가장 불리한 조건임을 알 수 있다.

4.2 실험 결과

제안된 회로의 실용 가능성을 확인하기 위하여 실험을 실시하였다. 실험에 사용된 각 파라미터(parameter)는 벽 인덕턴스 $145\mu H$, 변압기의 1차 측 인덕턴스 $402\mu H$, 변압기 2차 측 인덕턴스 $69.5\mu H$ 이다. 또한 라인 입력 단 필터는 직렬 인덕터와 병렬 콘덴서로 구성되며 인덕터는 $5mH$, 콘덴서는 $1\mu F$ 를 사용하였다. 앞 절의 시뮬레이션 결과와 실제 실험에서 사용된 벽 인덕턴스 값의 차이는 이론적으로 구할 때 무시된 다이오드 및 스위칭 트랜지스터의 전압 강하 분에 의한 손실과 기타 변압기 콘덴서 등의 손실 분에 기인한 것으로 판단된다. 실험에서 사용된 스위치용 반도체 소자는 IXYS27N80의 MOSFET로 전류 내량은 주위 온도 $25^\circ C$ 조건에서 27A이고 내압 800V며 $R_{DS(on)}$ 0.3Ω인 소자이다.

또한 다이오드 $D_1 \sim D_7$ 는 패스트 리커버리 다이오드(fast recovery diode)인 산肯사의 FMC-G28SL을 사용하였다. 또한 2차 측 정류 다이오드는 쇼트키 다이오

드(schottky diode)인 IR사의 MBR3045WT를 사용하여 구현하였다.

라인 전압 90Vrms에서의 100% 부하 조건과 260Vrms 라인 전압에서의 10% 부하 조건에서의 주요 동작 파형을 그림 10에 나타내었다. 첫 번째 파형은 스위칭 트랜지스터의 스트레스 V_{DS} 와 직류 링크 전압 V_C 이다. 두 번째 파형은 변압기의 1차 측 전류와 2차 측 전류이다. 그리고 세 번째 파형은 벽 인덕터 전류 i_{LB} 와 스위칭 트랜지스터에 흐르는 전류 i_{DS} 를 나타내었다. 그림 10(a)의 첫 번째 파형에서 알 수 있는 바와 같이 90Vrms의 100% 부하 조건에서 직류 링크 전압은 38V수준이며, 스위치용 반도체 소자의 전압 스트레스(stress)는 178V 수준이다. 그림 8(b)에서 알 수 있는 바와 같이 260Vrms의 10%부하 조건에서 직류 링크 전압은 160V수준이며, 10% 부하 조건에서 직류 링크 전압이 시뮬레이션 결과와 차이가 발생하는 이유는 시뮬레이션에서 무시된 콘덴서의 등가 직류 저항과 기타 제어기의 손실 등으로 추정된다. 변압기의 전류 파형에서 알 수 있는 바와 같이 10%부하 조건이 변압기 전류의 불연속 전류 모드와 연속 전류 모드간의 경계 조건으로, 10% 부하보다 큰 부하에서는 변압기는 연속 전류 모드로 동작하며, 10% 보다 작은 부하 조건에서는 불연속 전류 모드로 동작한다.

그림 11은 최저 및 최대의 라인 전압 조건에서 직류




그림 11 부하 변화에 따른 직류 링크 전압 및 스위치 스트레스

(a) 90V_{rms} 라인 전압 (b) 260V_{rms} 라인 전압

Fig. 11 DC link voltage and switch stress under load variation

(a) 90V_{rms} line voltage (b) 260V_{rms} line voltage

링크 콘덴서의 전압 및 스위치의 전류 및 전압 스트레스(stress)를 실험적으로 구한 것이다. 그림 9(a)는 90V_{rms} 라인 전압 조건으로, 이 조건에서 직류 링크 전압은 38V부터 70V 수준의 전압을 나타내었다.

그림 11(b)는 260V_{rms} 라인 전압 조건의 직류 링크 전압과 스위치 스트레스를 나타낸다. 직류 링크 전압 스트레스는 90V에서 160V까지의 값을 갖는다. 직류 링크 전압의 상승은 불연속 전류 모드로 동작하는 역률 개선 부와 연속 전류 모드로 동작하는 DC/DC 컨버터 부의 전력 불평형에 기인하며 10% 부하 조건 이하에서는 그림 10(b)에서 보여지는 바와 같이 DC/DC 컨버터부가 불연속 전류 모드로 동작하므로 직류 링크 전압의 추가 상승은 없다. 기존의 단일 전력 단 역률 개선 컨버터에 비해 직류 링크 전압 스트레스가 매우 경감되었음을 알 수 있다.

그림 12는 90V_{rms}와 260V_{rms} 라인 전압 시 각각의 라인 전류의 실험 과형을 나타낸 것이다. 그림 12(a)는 90V_{rms} 라인 전압 시 라인 전류 과형과 출력 전압 과형이다. 그림에서 보는 바와 같이 10% 부하시의 라인 전류 왜곡이 100%부하시의 라인 전류의 왜곡보다 크다. 이는 경 부하로 인하여 상승한 직류 링크 전압에 기인한다. 그러나 전류의 절대량이 작으므로 고조파 전류가 규제치 이상으로 상승하지 않는다. 그림 12(b)는 260V_{rms} 라인 전압의 라인 전류 과형이다. 90V_{rms} 라인 전압 조건과 비교 시 라인 전류가 존재하지 않는 동작 모드 2 구간은 거의 동일하나 라인 전류가 작아져 전류 고조파는 90V_{rms} 조건보다 낮게 된다.




그림 12 라인 전류 실험 과형

(a) 90V_{rms} 라인 전압(b) 260V_{rms} 라인 전압

Fig. 12 Experimental waveforms of line current

(a) 90 V_{rms} line voltage(b) 260V_{rms} line voltage

그림 13은 설계된 회로를 사용하여 라인 전압 90Vrms의 100%부하와 10%부하 조건 및 260Vrms의 100% 부하 조건에서의 라인 전류 고조파를 규제 치와 비교한 것이다. 여기서 규제치는 75W로 적용하였으나 상기 부하 조건에서의 단일 전력 단 역률 개선 컨버터의 효율이 일반적으로 68~75% 수준임^{[4],[7]}을 감안하면 실제의 규제치는 75W의 그것보다 더 높다. 실험 결과에서 알 수 있는 바와 같이 제안된 단일 전력 단 역률 개선 컨버터는 라인 전류의 고조파가 IEC1000-3-2 D 종 규제 치와 비교하여 모든 조건에서 규제치를 만족함을 알 수 있다.




그림 13 입력 전압 및 부하 변동에 따른 라인 전류 고조파 실험 data

Fig. 13 Experimental data of line current harmonics for various conditions

5. 결 론

본 논문에서는 90Vrms-260Vrms 라인 전압에 적합한 새로운 방식의 단일 전력 단 고역률 컨버터를 제안하였다. 또한 제안된 회로에 대해 여러 가지 설계식을 유도하고, 설계 가이드를 제시하였다. 그리고 유도된 설계식을 적용하여 실험을 실시하여 제안된 회로의 실제 사용 가능성을 확인하였고, 최종적으로 고조파 규제인 IEC1000-3-2 D종의 고조파 한계치를 만족함을 확인하였다. 제안된 컨버터는 역률 개선 부로 벡 컨버터 방식을 채용하므로, 기존의 단일 전력 단 회로가 가지고 있는 단점인 경 부하시의 높은 직류 링크 전압의 문제를 해결하였다. 특히 경 부하, 최대 라인 전압 조건에서의 직류 링크 전압을 기존 방식 대비 크게 저감 할 수 있었다.

참 고 문 현

- [1] M. Medigan, R. Ericson, and E. Ismail, "Integrated

high quality rectifier regulators", in IEEE Power Electronics Specialists Conf. '92, pp. 1043~1051, 1992.

- [2] M. M. Jovanovic, D. M. Tsang, and F. C. Lee, "Reduction of voltage stress in integrated high-quality rectifier-regulators by variable frequency control", in IEEE Applied Power Electronics Conf. '94, pp. 569~575, 1994.
- [3] R. Redl, L. Balogh, and N. O. Sokal, "A new family of single stage isolated power factor correctors with fast regulation of the output voltage", in IEEE Power Electronics Specialists Conf. '94, pp. 1137~1144, 1994.
- [4] J. Qian, Q. Zhao and F. C. Lee, "Single-stage single-switch power-factor-correction AC/DC converters with DC-bus voltage feedback for universal line applications", in IEEE Power Electronics Vol. 13, No. 6, pp. 1079~1088, 1998.
- [5] G. W. Moon, C. W. Roh, J. Y. Lee, M. J. Youn and J. B. Choo, "Magnetic-coupled high power factor converter with low current harmonic distortions for power factor correction and fast output response", in IEEE Industrial Electronics, Vol. 45, No. 4, pp. 552~558, 1998.
- [6] J. J. Qian and F. C. Lee, "A novel single stage high power factor rectifier with a coupling inductor", VPEC '96 seminar, pp. 1~7, Sept. 1996.
- [7] R. Redl and L. Balogh, "Design consideration for single-stage isolated power-factor-corrected power supplies with fast regulation of the output voltage", in IEEE Applied Power Electronics Conf. '95, pp. 454~458, 1995.
- [8] G. Spiazzi and S. Buso, "Power factor preregulators based on combined buck-flyback topologise", in IEEE Power Electronics, Vol. 15, No. 2, pp. 197~204, 2000.

저 자 소 개



김학원(金學源)

1968년 3월생. 1989년 고려대 전기공학과 졸업. 1991년 한국과학기술원 전기 및 전자공학과 졸업(석사). 1991년~현재 LG전자(주) 디지털 어플라이언스 연구소 책임연구원. 2000년~현재 한국과학기술원 전기 및 전자공학과 박사과정.

문건우(文建又)

1966년 10월생. 1990년 한양대 전자공학과 졸업. 1992년 한국과학기술원 전기 및 전자공학과 졸업(석사). 1996년 동 대학원 졸업(박사). 1996년~1999년 한전 전력연구원 Facts & Protection Group 선임연구원. 1999년~2000년 세종대학교 전자공학과 조교수. 2000년~현재 한국과학기술원 전기 및 전자공학과 조교수. 당 학회 편집위원.

윤명중(尹明重)

1946년 11월생. 1970년 서울대학교 졸업. 1974년 University of Missouri-Columbia 졸업(석사). 1978년 동 대학원 졸업(박사). 1978년부터 General Electric Columbia에서 Individual Contributor on Aerospace Electrical Engineering으로 재직. 현재 한국과학기술원 전기 및 전자공학과 교수. 1999년 당 학회 회장 역임.

조관열(趙官烈)

1963년 2월생. 1986년 서울대 전기공학과 졸업. 1988년 한국과학기술원 전기 및 전자공학과 졸업(석사). 1993년 동 대학원 졸업(박사). 1993년~현재 LG전자(주) 디지털 어플라이언스 연구소 책임연구원. 당 학회 편집위원.