• Proceedings of the IEEK Conference
• /
• 2009.05a
• /
• pp.175-177
• /
• 2009

통신이나 저장 매체에서 에러 정정을 위해 사용하는 비터비 디코더를 1에 해당하는 회로와 0에 해당하는 회로로 나누어 구성하고 각 출력 값의 크기를 비교함으로써 디코딩을 수행하는 구조를 연구하였다. 특히, 디코딩회로를 하드웨어 구현 시의 mismatching에 대비하기 위해, 경로에러를 증폭하여 두 회로 출력 값 사이의 마진을 크게 하는 방법을 제안하였다. 제안한 구조에 대한 시뮬레이션 결과 노이즈가 매우 심한 경우에도 높은 에러 정정 성능을 보였다.

• Proceedings of the Korea Society for Industrial Systems Conference
• /
• 1999.05a
• /
• pp.53-57
• /
• 1999

본 논문에서는 입출력간의 연관관계가 트리구조로 표현되는 DTG(Directed tree graph)에 의한 고속병렬다치논리회로를 설계하는 알고리즘과 DTG의 각 절점에 코드를 할당하는 알고리즘을 제안한다. 임의의 절점을 갖는 DTG에 대하여 본 논문에서는 절점들이 매개변수에 의하여 표현될 때 양의 정수로 표현되도록 논리레벨 P를 할당하고 각 레벨에 각기 다른 잉여절점을 추가하여 회로를 설계한다. 또한, 절점들의 입출력 관계를 단지 하나의 매개변수 m$_{i}$를 이용하여 전달행렬 A를 구하기 때문에 더 빠르고 간단하게 회로를 설계할 수 있다. 본 논문에서 제안한 알고리즘은 Nakajima 등에 의해 제안된 알고리즘으로는 설계가 가능하지 않았던 임의의 절점을 가지는 DTG에 대해서도 회로를 설계할 수 있는 장점이 있다. 또한, 자연수 내에서 선형성, 정규성, 및 가시적인 장점을 가지며 절점수의 감소를 통한 처리속도의 향상, 회로 구성의 간략화 및 비용절감등의 장점등이 있다.

• ICROS
• /
• v.1 no.3
• /
• pp.83-91
• /
• 1995

이 글에서는 신경회로망의 장점과 퍼지논리의 장점을 최대한 이용하며 각각의 단점을 보완하는 뉴로-퍼지 융합 기술과 현재 연구의 흐름을 간단히 살펴보았다. 비구조적인 정보 뿐만 아니라 구조적인 정보까지도 신경회로망의 영역 안에서 처리할 수 있는 새로운 뉴로-퍼지 회로망을 소개하였다. 소개한 뉴로-퍼지 회로망은 비퍼지화와 비퍼지화에 의해 발생하는 오차를 잘 보상할 수 있을 뿐만 아니라, 최적의 입출력 퍼지 소속 함수의 중심점과 모양을 찾을 수 있는 장점이 있다. 또한, 그 특성을 알지 못하는 임의의 비선형 동적 시스템에서 입출력 데이터만 얻을 수 있으며 시스템을 모델할 수 있는 퍼지 규칙을 언어적인 방법과 수치적인 방법으로 표현할 수 있으며 간단한 예제를 통한 시뮬레이션 결과를 보였다. 소개한 뉴로-퍼지 회로망을 이용하여 뉴로-퍼지 제어기를 구성할 수도 있으며, 또한 시스템의 역 퍼지 규칙을 찾는데 이용할 수도 있다. 향후 보다 우수한 일반화 성능을 가질 수 있는 뉴로-퍼지 회로망의 개발이 필요하며, 충분한 입출력 데이터를 얻는 방법의 연구도 필요하다.

• The Journal of The Korea Institute of Intelligent Transport Systems
• /
• v.9 no.5
• /
• pp.67-71
• /
• 2010

This paper proposes new dual-band impedance transformers based on the L-section circuit topology. The proposed circuits consist of a transmission line section with a stub line either at the source or at the load end. The dual-band operating conditions are analyzed in detail and simple design equations are derived in terms of the line lengths and impedances for the different circuit topologies and load conditions. The dual-band operation is confirmed through the design, fabrication and measurement in microstrip circuits based on the proposed method.

• Proceedings of the KIPE Conference
• /
• 2002.07a
• /
• pp.627-630
• /
• 2002

본 논문에서는 플라즈마 디스플레이 패널(PDP)의 높은 소비 전력을 줄이기 위해 요구되어지는 에너지 회수회로를 제안한다. 제안하는 회로는 기존의 회로와 비교하여 저가형 구조를 가지며 효율을 증대 시킬 수 있는 장점을 가진다 본 회로는 유지 구간 동안 두 번의 공진을 수행하게 된다. 패널과 병렬로 결합된 인덕터와 외부 캐패시터 사이에서 발생하는 첫 번째 공진은 정$\cdot$부의 선택적인 펄스를 발생시키기 위해 이용되고, 스위치 오프 구간동안 순간적으로 발생되는 인덕터와 패널사이의 두번째 공진은 PDP의 용량성 변위 전류에 의한 에너지를 회수하게 된다. 제안하는 회로의 동작원리와 설계절차를 제시하였으며, 7.5인치 패널을 이용한 시작품을 제작하여 시뮬레이션과 실험결과를 통해 타당성 을 검증하였다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.10 no.1
• /
• pp.42-47
• /
• 1985

An efficient logic circuit for realizing the function which has output of 1 diagonaly and design for multivalued logic circuit using with ROM structure which has two output at once are presented. The circuits presented are suited for the circuit design of a symmetric multivalued truth tables and the circuit design of multivalued truth tables with many independent variables. Also, they are applied to the multivalued truth tables of Galois field(GF).

• Proceedings of the KIPE Conference
• /
• 2012.07a
• /
• pp.275-276
• /
• 2012

최근 노트북 및 UPS, 그리고 전기자동차에 이르기까지 배터리를 사용하는 분야에서 에너지 밀도가 높은 리튬이온 배터리가 주로 사용된다. 이러한 리튬 이온 배터리의 안전성을 보장하고 배터리 수명을 늘리기 위해서는 각 셀 간의 전하 균일이 필요하며 여러 전하 균일 회로가 연구되었다. 이중 자기소자가 없이 능동 전하 균일을 이룰 수 있는 스위치드 커패시터 방식은 가장 간단하고 작은 부피로 제작이 가능하며, 셀 전압 센싱 없이 자동적으로 전하 균일을 이룰 수 있는 장점이 있으나, 전하 균일 속도가 셀 수가 증가 할수록 현저하게 느려지는 단점을 보인다. 제안하는 셀 전하 균일회로는 체인구조의 스위치드 커패시터 회로를 통하여 셀 간의 전하 균일 속도를 향상시킬 수 있다. 본 논문에서는 제안된 회로의 동작원리를 설명하고 실험을 통해 제안된 회로의 뛰어난 전하 균일 성능을 검증한다.

• Proceedings of the KIPE Conference
• /
• 2019.07a
• /
• pp.17-19
• /
• 2019

본 논문에서는 전기자동차(EV) 충전기용 위상천이 풀브리지(PSFB) 컨버터의 정류기 다이오드 전압 스트레스를 저감하기 위한 새로운 형태의 클램핑 회로를 제안한다. 제안하는 회로는 하나의 커패시터로 구성된 매우 단순한 구조임에도 불구하고, 정류기 다이오드의 전압 스트레스를 큰 폭으로 감소시킨다. 뿐만 아니라, 해당 회로는 프리휠링 구간의 전류를 감소시키며, 출력 인덕터의 사이즈 또한 줄일 수 있다는 장점을 지닌다. 따라서 제안된 컨버터는 정류기 다이오드의 도통손실을 큰 폭으로 저감하여 고효율을 달성할 수 있으며, 간단한 구조의 클램핑 회로와 줄어든 출력 필터 사이즈에 의해서 고밀도화를 달성할 수 있다. 제안된 컨버터의 타당성은 3.3kW, $270-420V_{DC}$의 CC-CV 모드 충전 조건하에서 실험하여 검증되었다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.18 no.6
• /
• pp.854-862
• /
• 1993

All of the CMOS analog and analog-digital systems have composed with several basic circuits, and among them, a important block, the amplifier part can affect the system's performance, Therefore, according to the uses in the system, the amplifier circuit have designed as various architectures (high-gain, low-noise, high-speed circuit, etc...). In this paper, we have proposed a new CMOS differential amplifier circuit. This circuit is differential to single ended input stage comprised of CMOS complementary gain circuits having internally biasing configurations. These architectures can be achieved the high gain and reduced the transistors for biasing. As a results of SPICE simulation with the standard $1.5{\mu}m$ processing parameter, the gain of the proposed circuit have a doubly value of the typical circuit's while maintaining other characteristics(phase margin, offset, etc...). And the proposed circuit is applicated in a simple CMOS comparator which has the settling time in 7nsec(CL=1pF) and the igh output swing $({\pm}4.5V)$.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.14 no.9
• /
• pp.2023-2030
• /
• 2010

In this paper, we present research results of developing high performance scan conversion unit and implementing it on FPGA chip. To increase performance of scan conversion unit, we propose an architecture of scan converter that is a SIMD architecture and uses tile-based traversing method. The proposed scan conversion unit can operate about 124Mhz clock frequency on Xilinx Vertex4 LX100 device. To verify the scan conversion unit, we also develop shader unit, texture mapping unit and $240{\times}320$ color TFT-LCD controller to display outputs of the scan conversion unit on TFT-LCD. Because the scan conversion unit implemented on FPGA has 311Mpixels/sec pixel rate, it is applicable to desktop pc's 3d graphics system as well as mobile 3d graphics system needing high pixel rates.