

고효율 및 저가형 구조에 적합한 AC-PDP 구동용 에너지 회수 회로

안성훈, 강필순, 박성준*, 김철우
부산대학교 전기공학과, 동명대학*

AC-PDP Energy Recovery Circuit suitable to high efficient & low cost

Seong-Hoon An, Feel-Soo Kang, Sung-Jun Park, Cheul-U Kim
Pusan National University, Tongmyong College*

ABSTRACT

본 논문에서는 플라즈마 디스플레이 패널(PDP)의 높은 소비 전력을 줄이기 위해 요구되어지는 에너지 회수회로를 제안한다. 제안하는 회로는 기존의 회로와 비교하여 저가형 구조를 가지며 효율을 증대 시킬수 있는 장점을 가진다. 본 회로는 유지 구간 동안 두 번의 공진을 수행하게 된다. 패널과 병렬로 결합된 인덕터와 외부 캐패시터 사이에서 발생하는 첫 번째 공진은 정·부의 선택적인 펄스를 발생시키기 위해 이용되고, 스위치 오프 구간동안 순간적으로 발생되는 인덕터와 패널사이의 두 번째 공진은 PDP의 용량성 변위 전류에 의한 에너지를 회수하게 된다. 제안하는 회로의 동작원리와 설계절차를 제시하였으며, 7.5인치 패널을 이용한 시작품을 제작하여 시뮬레이션과 실험결과를 통해 타당성을 검증하였다.

1. 서 론

최근 디스플레이산업에서 플라즈마 디스플레이 패널(PDP)은 고화질, 대형화면 및 디지털 방송과 관련하여 CRT를 대체할 차세대 디스플레이용으로 많은 각광을 받고 있다. PDP는 넓은 시야각과 얇고, 긴 수명 그리고 빠른 응답 특성을 가지고 있어 대형패널을 만드는데 많은 장점을 가진다. 그러나 패널의 반복적인 충·방전에 의한 불필요한 소비 전력의 증가가 문제로 되며, 이를 해결하기 위한 에너지 회수회로에 대한 많은 연구가 진행되고 있다. 최근 이러한 전력 소비 문제를 해결하기 위해 다양한 AC-PDP sustain 회로가 제안되었다^{[1]-[8]}. 이 중에서도 외부 인덕턴스 와 패널의 사이의 공진을 이용하여 에너지를 회수하는 Weber의 회로가 대표적이다. Weber의 에너지 회수 회로는 높은 회수율로 전체 소비 전력을 상당히 줄일 수 있지만 복잡한

구조에 의한 가격의 상승을 초래한다^[6].

본 논문에서 AC-PDP의 전력 소모를 줄이고, 원가를 절감할 수 있는 새로운 에너지 회수회로를 제안한다. 제안된 회로의 동작원리와 설계 방법을 제시하고, 시뮬레이션과 200 [kHz]의 동작주파수로 작동하는 7.5 인치 패널에 기초한 실험을 통하여 타당성을 검증하였다.

2. 본 론

2.1 제안하는 에너지 회수 회로

그림1은 제안된 에너지 회수 회로의 구조를 나타낸다. 패널과 인덕터가 병렬로 결합되며, 다이오드 D_A , 그리고 다섯 개의 스위치는 각각 내부에 바디 다이오드를 포함하는 S2, S4 그리고 내부 다이오드가 없는 SA, S1, S3로 구성된다. 풀-브리지 구조는 암-쇼트로부터 풀 스위치를 보호하기 위해 충분한 데드-타임이 필요하다. 이 구간동안 제안된 회로는 공진을 통하여 패널의 극성을 바꾸게 된다. 그 결과 패널의 변위와 방전전류는 인덕터에 직접 회수되며, 인덕터에 회수되어진 에너지는 스위치가 다시 턠-온할 때 공진에 의해서 D_1 이나 D_3 를 통해 외부 콘덴서에 전달된다. 즉, 제안하는 회수회로는 외부의 콘덴서와 인덕터에 의한 첫 번째 공진과 패널과 인덕터의 두 번째 공진을 가지게 된다. 전자의 공진에 의해 반복적으로 패널 양단의 전압극성을 바꿔게 된다. 회로분석을 간단히 하기 위해 방전전류의 영향은 무시하고 C_p 의 값도 일정하다고 가정한다. 모든 소자들은 모두 이상적이고 전극저항 및 POWER MOSFET의 ON 저항도 무시한다. 그림2에서 제안된 에너지 회수 회로의 동작 과정을 보여주고 있다. 패널 양단에 정의 펄스가 인가 될 경우의 동작원리와 부일 경우의 동작원리가 동일하므로, 본 논문에서는 정의 펄스가 인가된 경우의 동작만을 고려한다.




그림 1. 제안하는 에너지 회수 회로
Fig. 1. Proposed Energy Recovery Circuit.




그림 2. 동작 파형
Fig. 2. Operational waveform.

모드 1 ($t_0 - t_1$) : t_0 이전에는 SA, S1, S2가 터-온 상태이고 S3, S4는 터-오프 구간이다. 따라서 패널 양단 전압은 V_s 와 동일하고 외부 콘덴서 V_{Cs} 의 양단전압은 V_{Csm} 으로 가정한다. t_0 에서 인덕터는 외부 콘덴서와 공진을 시작한다. 따라서 외부 콘덴서에 저장된 에너지가 DA, S1, S2를 통해 인덕터로 전달되어진다

모드 2 ($t_1 - t_2$) : t_1 이전의 패널 양단 전압은 SA에 의해 V_s 로 유지된다. t_1 에서 S1, S2가 터-오프 되면 인덕터 전류는 순간적으로 패널을 통해 흐르게 되어 패널 양단의 전압을 역극성으로 바꾸게 된다.


모드 3 ($t_2 - t_3$) : t_2 에서 패널 양단 전압은 부의 V_s 로 유지되고 패널을 통해 흐르는 전류는 제

로이다. 보드 2 동안 완전한 공진이 발생하여 패널의 양단 전압이 $-V_s$ 로 유지되면 S3, S4, SA가 터-온이 되더라도 입력으로부터 유입되는 전류는 없다. 이 구간동안 인덕터의 저장에너지는 다이오드 D_3, D_4 를 통하여 외부 콘덴서로 전달되어진다.


2.2 시뮬레이션 및 실험결과

7.5인치 PDP 패널을 이용하여 제안하는 회로의 타당성을 검증하였다. 동작주파수는 200 [kHz]이고 제어신호는 ALTERA를 이용하여 발생시켰다.

그림 3은 제안된 에너지 회수 회로의 각부 동작파형을 보여주고 있다. 그림3 (a)는 방전 개시 전의 패널 양단 전압과 패널을 통해 흐르는 전류를 보여준다. 이 구간 동안 패널로 흐르는 전류는 단순히 패널의 충·방전을 위해서 필요한 변위 전류만이 흐름을 확인할 수 있다.



(a)



(b)

그림 3. 패널 양단 전압과 패널 전류
(a)방전전, (b)방전후

Fig. 3. Voltage across the panel and current(a) Before (b) After




그림 4. 방전 전압과 인가전압과의 관계
Fig 4. The relationship between the wall-voltage and the applied voltage

일반적으로 AC-PDP 구동에서는 방전공간에서 벽전하의 축적수단으로 메모리 특성을 이용하고 있다. 그림 4는 방전공간에서의 벽전압과 공급전압 사이의 관계(a)와 함께 전압변동에 의한 양이온과 전자와의 관계(b)를 보여주고 있다. V_g 는 방전공간 전압이다. 그림 4에서 보여지는것과 같이 벽전압은 패널의 방전영향에 의한 벽전하의 축적으로 발생한다. 방전 공간 전압 V_g 가 방전 개시 전압 보다 낮을 때 그림 A~C(또는 F에서 H까지)에 보여지는것과 같이 방전이 되지 않는다. B로부터 C구간 동안은 V_s 의 변화에 의해 패널을 통해 변위 전류가 흐른다. 이때 벽전하는 절연층으로 축적되게 된다. V_g 가 V_f 보다 낮아지기 시작하면 방전이 멈추고 공급 펄스의 극성이 반전될 때 다음 방전이 시작된다. 따라서 일단 방전이 시작되면 반복적으로 서스테인 전압이 변갈아 가면서 패널에 공급된다. 패널의 메모리 특성 덕택에 V_f 보다 더 낮은 전압으로 AC-PDP를 구동할 수 있다. 따라서 그림3과 그림4를 비교해 볼 때 그림 3에서 보여줬던 실험결과 파형이 그림4에서 보여진 전압과 전류의 파형과 같은 결과가 나옴을 확인할 수 있다.

PDP에서 패널의 공급전압이 방전개시 수준까지 증가되어지면 패널의 픽셀들은 방전을 시작하며 방전 전류가 그림 3(b)에 나타나는 것처럼 패널을 통해 흐르기 시작한다. 본 실험에 있어서는 외부로부터 인가되는 어드레스 전압 등을 고려하지 않으므

로 패널의 방전을 위해서는 200 [V] 이상의 인가전압을 필요로 한다. 그리고, 모든 픽셀들이 방전 상태인 경우 패널의 모든 픽셀들은 하얗게 보여진다.

표 1. 사용되는 소자수의 비교
Table I. Comparison of a number of articles

| Items | A Number of articles. | |
|--------------------|-----------------------|----------|
| | Weber | Proposed |
| Power MOSFET | 8 | 5 |
| Diode | 4 | 5 |
| Inductor | 2 | 1 |
| External capacitor | 2 | 1 |




그림 5. 에너지 회수 회로의 부가 여부에 따른 평균입력 전류의 비교
Fig 5. Comparison of the averaged input current without energy recovery function and with ER faculty

표 1은 제안된 회로와 Weber의 회로를 구성하기 위해 요구되어지는 소자의 수를 비교하였다. 제안하는 회로가 비용 절감에 유리함을 확인할 수 있다. 공급전압의 변화에 따른 평균 입력 전류의 비교가 그림 5에 보여진다. 기존의 weber, Liu, 그리고 Hsu의 에너지 회수 회로와 제안하는 에너지 회수 회로를 부가했을 경우의 평균 입력전류를 비교하였다. 그림에서 곡선의 경사가 급하게 증가되는 구간은 픽셀들이 방전되기 시작했음을 나타낸다. 제안하는 회로가 방전 상태와 무관하게 기존의 Weber 회로가 비교해서 전력 소비를 줄일 수 있음을 확인할 수 있다.

3. 결 론

본 논문에서 제안된 에너지 회수 회로는 기존의 회로와 비교하여 저가형 구조를 가지며 효율을 증대시킬 수 있는 장점을 가진다. 본 회로는 유지구간 동안 두 번의 공진을 수행하게 된다. 패널과 병렬로 결합된 인덕터와 외부 캐패시터 사이에서 발

생하는 첫 번째 공진은 정·부의 선택적인 필스를 발생시키기 위해 이용되고, 스위치 오프구간동안 순간적으로 발생되는 인덕터와 패널사이의 두 번째 공진은 PDP의 용량성 변위 전류에 의한 에너지를 회수하게 된다 제안하는 회로의 동작 원리와 설계 절차를 제시하였으며, 7.5인치 패널을 이용한 시작 품을 제작하여 시뮬레이션과 실험을 통하여 타당성을 검증하였다.

참 고 문 현

- [1] M. Seki et al, Improved 40-inch Plasma Display for Wall-hanging HDTV Receiver, IEEE Trans. on Broadcasting, vol. 42, No. 3, pp.208-214, Sept. 1996.
- [2] A. Sobel, Plasma Displays, IEEE Trans. on Plasma Science, vol. 19, No. 6, pp. 1032-1047, Dec. 1991.
- [3] D. W. Parker et al, The TV on the Wall-has its time come? proc. of International Broadcasting Convention, pp.575-580, 1997.
- [4] T. F. Wu et al, PDP sustainer with reduced current stress and sensitivity to parasitic and distributed components, IEEE/PESC, pp.1779-1784, 2001.
- [5] K. Yoshikawa et al, A full Color AC Plasma Display with 256 Gray Scale, Proc. of International Display Research, pp. 605-608, 1992.
- [6] J. D. Ryeom et al, A Study of the high speed driving scheme for HDTV grade AC PDP, ASID99, pp.305-308, 1999.
- [7] Hirakawa et al, Cell Structure and driving Method of a 25-in. (64-cm) diagonal High resolution Color Plasma Display, SID98 Digest, pp. 279-282, 1998.
- [8] L. F. Weber, The Performance and Promise of Color Plasma Display, Proc. of Asia Display, pp.373-376, 1995.
- [9] John G. Webster et al, The Measurement, Instrumentation, and Sensors Handbook, CRC & IEEE Press, Vol. 2, pp. 93/1-30, 1999.
- [10] L. F. Weber et al, Power efficient sustain drivers and address drivers for plasma panel, U.S. Patent 4 866 349, Sept. 1989.
- [11] H. B. Hsu et al, Regenerative Power Electronics Driver for Plasma Display Panel in Sustain-Mode Operation, IEEE Trans. on Industrial Electronics, vol. 47, No. 5, pp. 1118-1125, Oct. 2000.
- [12] C. C. Liu et al, A Novel Energy-Recovery Sustaining Driver for Plasma Display Panel, IEEE Trans. on Industrial Electronics, vol. 47, No. 6, pp. 1271-1277, Dec. 2000.
- [13] Y. K. Shin et al, The Voltage-Pulsing Effects in AC Plasma Display Panel, IEEE Trans. on Plasma Science, vol. 27, No. 5, pp. 1366-1371, Oct. 1999.
- [14] F. S. Kang et al, A novel AC-PDP sustaining drive based on dual resonance in sustaining mode operation, IEEE/IECON, pp.954-959, 2001.
- [15] M. Ohba et al, Energy recovery driver for a dot matrix AC plasma display panel with a parallel resonant circuit allowing power reduction, U.S. Patent 5 670 974, Sept. 1997.