• Journal of the Institute of Convergence Signal Processing
• /
• v.10 no.2
• /
• pp.141-145
• /
• 2009

A C-to-SystemC synthesizer which processes the input behavior according to high-level synthesis, and then transforms the synthesis result into SystemC module code is implemented in this paper. In the synthesis process, the input behavioral description in C source code is scheduled using list scheduling algorithm and register allocation is performed using left-edge algorithm on the result of scheduling. In the SystemC process, the output from high-level synthesis process is transformed into SystemC module code by combining it with SystemC features such as channels and ports. The operation of the implemented C-to-SystemC synthesizer is validated through simulating the synthesis of elliptic wave filter in SystemC code. C-to-SystemC synthesizer can be used as a part of tool-chain which helps to implement SystemC design methodology covering from modeling to synthesis.

• Electronics and Telecommunications Trends
• /
• v.14 no.3 s.57
• /
• pp.127-128
• /
• 1999

확장 합성단위 기반 한국어 음성합성장치는 통상의 문자로 쓰여진 텍스트를 인간이 소리내어 읽듯이 기계에 의해 자동적으로 음성을 합성하는 시스템이다. 이 시스템은 1995년부터 수행하고 있는 "다중 매체 환경 하에서의 대화체 음성번역 통신 기술개발" 사업의 연구 결과물 중 하나로 1997년도에 개발되어 학습형 자동합성단위 생성기 및 영역의존 음성합성기 기술을 전수할 예정이다.

• Proceedings of the Korea Electromagnetic Engineering Society Conference
• /
• 2003.11a
• /
• pp.347-351
• /
• 2003

본 논문에서는 전력 분배비를 변화시킬 수 있는 전력 분배기/합성기를 설계하였다. 전력 분배기/합성기의 ${\lambda}/4$ 전송선로 특성 임피던스를 결합선로 또는 하이브리드로 변환하여 설계하였다. 결합 선로나 하이브리드의 결합포트와 격리포트를 동시에 On/Off시킴으로써 변화하는 임피던스를 이용하여 전력 분배비가 1:1에서 1:0으로 즉 전력이 두개의 포트에 같은 크기로 전달되다가 모든 입력이 하나의 출력포트로 모두 전달되는 전력 분배기를 설계하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2001.05a
• /
• pp.197-200
• /
• 2001

Recently, Switching time is the principal factor in a design of frerquency synthesizer for Spread-Spectrum Communications. fast switching frequency synthesizer is important to improve the channel efficiency in a Frequency Hopping Spread Spectrum (FH-SS) tranceiver. In this paper, we design the frequency synthesizer with fast switching time as fast as 1${\mu}\textrm{s}$. In frequency synthesizer design, we use the interpolated PLL method inserted memory Look-up table of DDS to reduce switching time, and have result of improved channel efficiency about 20% by applying to FH-SS Transceiver.

• Journal of IKEEE
• /
• v.26 no.4
• /
• pp.714-721
• /
• 2022

A phase-locked loop (PLL)-based frequency synthesizer is proposed for a system on a chip (SoC) using multi-frequency clock signals. The proposed PLL-based frequency synthesizer consists of a charge pump PLL which is implemented by a phase frequency detector (PFD), a charge pump (CP), a loop filter, a voltage controlled oscillator (VCO), and a frequency divider, and an edge combiner. The PLL outputs a 12-phase clock by a VCO using six differential delay cells. The edge combiner synthesizes the frequency of the output clock through edge combining and frequency division of the 12-phase output clock of the PLL. The proposed PLL-based frequency synthesizer is designed using a 55-nm CMOS process with a 1.2-V supply voltage. It outputs three clocks with frequencies of 166 MHz, 83 MHz and 124.5MHz for a reference clock with a frequency of 20.75 MHz.

• Proceedings of the Acoustical Society of Korea Conference
• /
• 1998.06c
• /
• pp.361-364
• /
• 1998

주파수 합성기는 주로 PLL을 이용하여 설계하는데, PLL(Phase-lock loop)이란 출력신호 주파수를 항상 일정하게 유지하도록 구성된 주파수 부귀환 회로로써 기본적인 구성은 위상출력기, 저역통과필터, 전압 제어 발진기로 이루어진다. 이런 PLL의 기본적인 구성에 프로그래머블카운터를 VCO의 출력단에 부가하여 구성한 형태가 주파수합성기이다. 이 주파수합성기의 출력을 프로그래머블 디바이더에 입력하기 전에 주파수를 낮출 필요가 있는데, 현재 슈퍼헤테로다인 다운 컨버터방식과 프리스케일러방식과 펄스 스웰로 카운터를 사용하는 방식 등의 3가지 방법이 있다. 본 논문에서는 펄스 스웰로 카운터 방식의 주파수 합성기를 MATLAB의 GUI환경과 병행하여 시뮬레이션 과정을 통한 동작특성을 이해하고, 한 화면에서 이루어지는 조작에 의해 모든 주파수 합성기의 요소를 관찰할 수 있도록 모델링하였다. 그리고, 모델링한 주파수합성기와 실제 주파수합성기에서 예상되는 출력과 비교하여 그 결과에 있어서 얼마나 유사한지 살펴보았다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.27 no.2B
• /
• pp.151-159
• /
• 2002

Frequency synthesizer is an essential part for developing high speed frequency hopping radio. A high speed synthesizer using DDS driven PLL technique is designed and implemented for a X-band portable satellite terminal. It generates transmitter and receiver frequency ranging 6600∼7100MHz and 6140∼6640MHz, respectively by using 102.4MHz local oscillator, Its lock time is below 15 $\mu$sec and Its phase noise is below -754dBc at 1KHz offset Sequency.

• The Journal of the Acoustical Society of Korea
• /
• v.7 no.2
• /
• pp.51-64
• /
• 1988

The frequency synthesizer thar has very short transient time is the key to construct the Fast Frequency Hopping(FFH) system. A Direct Digital Frequency Synthesizer(DDFS) whose transient time is in the nS range has been implemented and the performance of which has been examined through this paper. And by considering the hopping characteristic it is confirmed that the DDFS is suitable for the FFH system. Finally an improvement method which can greatly enhances the SNR with the state-of-the-art techniques and simplifies the system design is presented.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 1998.05a
• /
• pp.155-158
• /
• 1998

차세대 이동통신 서비스는 영상을 포함한 멀티미디어 서비스나 고속 데이터통신 서비스가 가능해야한다. 본 논문에서는 W-CDMA 방식을 이용한 IMT-2000 단말기의 주파수 합성기를 포함하는 송신부를 설계한다. 요구되는 성능은 채널간격 10MHz, 변ㆍ복조 방식은 QPSK, 데이터 전송속도는 4.096Mcps, 주파수 합성기는 19.2MHz의 기준 주파수로 2,200∼2,300MHz 및 140MHz/260MHz의 주파수를 만든다. 구현된 주파수 합성기 및 송신부가 IMT-2000단말기의 요구 성능을 만족함을 보이고, W-CDMA를 이용한 WLL, Wireless LAN등 다양한 무선장비에 이용될 것으로 기대된다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.7 no.5
• /
• pp.879-886
• /
• 2003

Agile frequency synthesizers are the common device used for commandable, wide-band frequency hopping in frequency-hopped (FH) communications. In this paper, synthesizer phase transient effect and its compensation methods in an FH/FSK(Frequency Hopped Frequency Shift Keying) system are studied. Models for these analysis are developed and resulting performance degradations are computed. The basic PLL is difficult to implement for fast frequency hopping in narrowband radio communication systems. To solve this problem, digital frequency synthesizer/CPM (Continuous Phase Modulation)modulator is proposed. And it's performance is analyzed theoretically. The analysis show that fast frequency hopping is possible in frequency hopping system that use digital frequency synthesizer/CPM modulator.