Proceedings of the Korean Institute of Information and Commucation Sciences Conference (한국정보통신학회:학술대회논문집)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지

A Study on the Improvement of channel efficiency for FH-SS Tranceiver by applying the Frequency synthesizer with high speed switching time.

고속 주파수 합성기를 이용한 FH-SS 송수신기의 채널 효율 개선 연구

  • 김재향 (신라대학교 정보통신공학과) ;
  • 김기래 (신라대학교 정보통신공학과)
  • Published : 2001.05.01
Download PDF
⟨ Previous Next ⟩

Abstract

Recently, Switching time is the principal factor in a design of frerquency synthesizer for Spread-Spectrum Communications. fast switching frequency synthesizer is important to improve the channel efficiency in a Frequency Hopping Spread Spectrum (FH-SS) tranceiver. In this paper, we design the frequency synthesizer with fast switching time as fast as 1${\mu}\textrm{s}$. In frequency synthesizer design, we use the interpolated PLL method inserted memory Look-up table of DDS to reduce switching time, and have result of improved channel efficiency about 20% by applying to FH-SS Transceiver.

최근의 확산대역 통신 방식에 사용되는 주파수 합성기는 주파수 스위칭 시간이 중요한 요소가 되고 있다. FH-SS(Frequency Hopping Spread Spectrum) 송수신기에서 고속 주파수 합성기 설계는 채널 효율을 높이기 위해 매우 중요하다. 본 논문에서는 기존 PLL방식에 직접 접근 주파수 합성 (DDS) 방식을 응용하여 1 $\mu\textrm{s}$ 이하의 스위칭 시간을 갖는 고속 주파수 합성기를 설계하고, 이를 2.4GHz 대리의FH-SS 송수신기에 적용하여 시뮬레이션 결과 20% 이상의 채널 효율 개선 효과를 얻었다.

Keywords