• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.10 no.11
• /
• pp.3087-3093
• /
• 2009

Digital filters are indispensible element in digital signal processing area. The performance of digital filter based on adding and multiplying operation, such as computational speed and power consuming is determined by the orders and coefficients of filter which has on effect area of semiconductor chip when it is implemented by VLSI technology. In this research, in order to performance improvement of digital filter, we proposed the algorithm to speed-up the operation of digital filter associated with the minimum signed digit representation of binary number system and method to simplify the digital filter design associated with common subexpression elimination. The performance of proposed method is evaluated by the computational speed and design-simplicity by experimental implemented digital filter on FPGA.

• Journal of the Korea Society of Computer and Information
• /
• v.3 no.2
• /
• pp.77-84
• /
• 1998

The continuous time signal system by development of CMOS technology have been receiving consideration attention. In this paper, Low pass filter using CMOS floating resistor have been designed with cut off frequency for speech signal processing. Especially a new floating resistor consisting entirely of CMOS devices in saturation has been developed. Linearity within $\pm$0.04% is achieved through nonlineartiy via current mirrors over an applied range of $\pm$1V. The frequency response exceeds 10MHz, and the resistors are expected to be useful in implementing integrated circuit active RC filters. The low pass filter designed using this method has simpler structure than switched capacitor filter. So reduce the chip area. The characteristics of the designed low pass filter using this method are simulated by pspice program.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.49 no.2
• /
• pp.31-38
• /
• 2012

In this paper, a low area timing synchronization structure for the IEEE 802.11a OFDM MODEM SoC is proposed. The timing synchronization block of the IEEE 802.11a OFDM MODEM SoC requires large implementation area. In the proposed timing synchronization structure, it is shown that the number of multiplication can be reduced by using the transposed direct form filter. Furthermore, implementation area of the proposed structure can be more reduced using CSD(Canonic Signed Digit) and Common Sub-expression Sharing techniques. Through Verilog-HDL coding and synthesis, it is shown that the 22.7 % of implementation area can be reduced compared with the conventional one.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.37 no.10
• /
• pp.73-81
• /
• 2000

This paper presents the design and simulation of a power and area efficient interpolation FIR filter with partitioned look up table (LUT) structure. Using the symmetry of the filters coefficients and the contents of the LUT, the area of the proposed filter is minimized. The two filters share the partitioned LUT and activate the LUT selectively to realize the low power operation. The proposed filter has been designed in a 5.0 Volts 0.6${\mu}m$ CMOS technology. Power consumption results have been obtained from Powermill simulations. Experimental results suggest that the proposed filter reduces both the power consumption by 28% and simultaneously the gate area by 5% simultaneously compared to the previously proposed filters.

• Proceedings of the Korea Water Resources Association Conference
• /
• 2019.05a
• /
• pp.31-31
• /
• 2019

잎의 생태 계절학적 변화는 지상의 탄소/질소 순환에 큰 영향을 미칠 뿐 아니라 토양 수분, 증발산과 같은 물 순환에 중요한 인자로 작용한다. 이를 모의하기 위하여 많은 지면-생태 생태모형들이 개발되어져 왔지만, 자연현상을 충분히 이해하지 못함으로 인하여 모델 결과값과 실제 관측 값에 차이가 발생된다. 이러한 한계점을 해결하기 위하여 실제 모형과 관측되어진 자료를 실시간으로 융합하는 자료동화 기법이 개발되어져 모델들의 오차를 줄여주거나, 실제 모델의 파라미터들을 보정하는데 사용되어지고 있다. 본 연구에서는 지상기후모형인 Community Land Model(CLM)을 기반으로 하여 2003년부터 2010년까지 동아시아지역을 대상으로 연구를 진행하였다. 지면-대기-해양 모델로부터 발생되어진 40개의 앙상블 기상자료를 이용하여 도출된 잎면적 지수와 Moderate Resolution Imaging Spectroradiometer(MODIS) 잎면적 지수를 실시간으로 융합하는 앙상블 칼만 필터기법을 이용하여 잎면적지수 자료동화가 생태 생태 수문에 미치는 영향을 알아보았다. 특히 잎면적 지수 자료동화가 동아시아 지역의 가뭄에 미치는 영향을 평가하기 위하여 1~3 m 의 토양수분의 변화를 이용하여 가뭄을 정의하였다. 이러한 토양수분 가뭄을 시 공간적으로 나타내어 동아시아지역의 가뭄의 기간, 심도 와 같은 가뭄을 특성을 이해하여 보고자 하였으며, 잎면적 지수 자료동화가 가뭄에 미치는 영향을 알아보았다.

• Proceedings of the KIEE Conference
• /
• 2015.07a
• /
• pp.1533-1534
• /
• 2015

본 논문에서는 VDTA를 이용하여 플로팅 인덕터를 구현하기 위한 새로운 방법을 제안하였다. 제안된 방법은 [3]에서 사용하고 있는 방법을 개선하여 더 적은 수의 회로를 이용하여 양 기능 인덕터를 구현함으로써 변환방법이 용이하고 회로의 면적과 소비전력을 줄일 수 있는 방법이다. 2장에서는 VDTA에 대한 기본적인 개념과 새로운 양기능 인덕터의 구조제안 및 새롭게 제안한 능동 인덕터를 이용하여 2차 2MHz의 중간주파수를 갖는 대역통과 설계하고 그 유용성을 확인하였다. 2MHz의 중심주파수를 가지는 대역통과 필터와 그 필터의 특성을 시뮬레이션을 통하여 나타내었다. 그리고 3장에서 결론지었다.

• Journal of the Korea Society of Computer and Information
• /
• v.5 no.3
• /
• pp.76-83
• /
• 2000

The continuous time signal system by development of CMOS technology have been receiving consideration attention. In this paper, Low pass filter using new CMOS floating resistor have been designed with cut off frequency for speech signal Processing. Especially a new floating resistor consisting entirely of CMOS devices in saturation has been developed. Linearity within $\pm$0.04% is achieved through nonlinearity via current mirrors over an applied range of $\pm$1V The frequency response exceeds 10MHz, and the resistors are expected to be useful in implementing integrated circuit active RC filters. The low pass filter designed using this method has simpler structure than switched capacitofilter. So reduce the chip area. The characteristics of the designed low pass filter using this method are simulated by pspice program.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.47 no.6
• /
• pp.51-56
• /
• 2010

In this paper, a novel Integer-N phase-delay locked loop(P DLL) architecture has been proposed using a voltage controlled delay line(VCDL). The P DLL can have the LF of one small capacitance instead of the conventional second or third-order LF. The size of chip is $255{\mu}m$ $\times$ $935.5{\mu}m$ including the LF. The proposed P DLL has been designed based on a 1.8V $0.18{\mu}m$ CMOS process and proved by HSPICE simulation.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2010.06a
• /
• pp.265-265
• /
• 2010

일반적으로 중금속이나 질산성 질소와 같은 이온성 물질들은 사람의 건강이나 생태계에 좋지 않은 영향을 미칠 수 있다. 이들 오염물질들은 그 종류에 따라 건강에 피해를 주는 정도에 차이가 있지만 안전한 생태환경을 유지하기 위해서는 이들 물질들을 효과적으로 처리할 수 있는 필터가 필요하다. 전극 필터에 최대한 많은 이온들을 흡착시키기 위해서는 전극의 비표면적을 높이는 것이 매우 중요하다. Metal Fiber Filter의 제작과 제작된 Filter의 전기적 특성과 비표면적 향상, 고정성 및 통전성, 축전용량과 전기흡착 및 탈착 경향을 관찰하기 위해 3전극 시스템을 이용하여 Cyclic Voltammetry(CV)와 Chrono-amperometry(CA)를 측정하고 표면의 기공 구조를 관찰하기 위해 주사전자현미경 (SEM;Scanning Electron Microscope)을 이용하여 전극에 생성된 미세 기공의 크기 및 크기 분포를 측정한다. 또한 제작된 Filter 전극을 이용하여 전기장 하에서 수질 속에 있는 질산성이온의 선택적 제거 효율을 측정하여 보고, 측정된 데이터 값을 통해 Metal Fiber Filter의 전기적 특성과 중금속이나 질산성 이온 물질들을 선택적으로 제거할 수 있는 Filter 전극 설계 근거를 제시하고자 한다.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.11 no.11
• /
• pp.1053-1060
• /
• 2016

This paper proposes an adaptive equalizer with the digitally controlled active variable capacitor. An equalizing amplifier consists of a main amplifier and a source degeneration RC filter which is implemented using the digitally controlled active variable capacitor for area efficiency and linear loss compensation. The active capacitor changes its capacitance by the amplifier gain control, which is based on miller effect. In the simulated results, the proposed equalizer compensates the high frequency loss and extends the data eye width from 0.31 UI to 0.64 UI.