• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.879-882
• /
• 1999

The effects of the substrate bias on the performance of programming erasing in p-channel flash memory cell have been investigated. It is found that applying positive substrate bias can improve the programming and erasing speed. This improvements can be explained by Substrate Current Induced Hot Electron Injection. From the results, we can confirm that BTB programming method is better in programming and erasing speed than CHE programming method.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 2003년도 하계학술대회논문집
• /
• pp.138-141
• /
• 2003

스마트카드와 같은 장치의 부채널 공격이 가능한 것으로 입증되면서 많은 연구가 진행되고 있다. 부채널 공격의 일종인 오류기반 공격은 구현 가능성이 논란의 대상이었지만 카메라 플래쉬를 이용한 광학적 공격이 보고되면서 실현 가능성이 높은 것으로 인식되고 있다. 본 논문에서는 AES에 대해 향상된 오류기반 공격을 제안한다. 제안된 방법을 사용하면 공격에 필요한 암호문 수를 기존 방법보다 많이 줄일 수 있으며 최적의 조건에서는 하나의 암호문만으로 키를 얻을 수 있다. 오류는 일시적으로 생긴 후 없어지는 유형을 사용할 수도 있고 영구적인 것일 수도 있다. 오류에 의한 변경 확률이 1이 아닌 경우와 오류 발생 시점의 오차에 대해서도 살펴본다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2007년도 가을 학술발표논문집 Vol.34 No.2 (A)
• /
• pp.245-246
• /
• 2007

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2004년도 춘계학술대회 논문요약집
• /
• pp.281-281
• /
• 2004

본 논문에서는 레이들(ladle)에 실린 용강의 균일한 혼합을 위해 사용되는 저취 시스템의 버블 강도를 예측하기 위해 진동센서를 이용한 안착대를 설계하고 제작하였다 또한 무선 인터넷을 이용해 안착대로부터 진동 데이터를 수신하여 실시간으로 원격지에 위치한 서버에 저장하는 시스템을 구현하였다. 이와 함께 저취 시스템에 사용되는 유량제어밸브를 컨트롤하기 위해 기존에 사용되는 프로토콜 변환기를 변경한 데이터 처리장치를 설계하고 제작하였다. 데이터처리장치는 4개의 직렬 신호를 동시에 처리 가능하며 비구조화된 데이터를 보관하다록 하기 위해 플래쉬 메모리를 장착하였으며, CPU의 데이터 처리를 위해 SRAM을 장착하도록 구성하였다.(중략)

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 봄 학술발표논문집 Vol.28 No.1 (A)
• /
• pp.364-366
• /
• 2001

플래쉬 웹서버는 디스크 입출력 오버헤드를 줄이기 위해 웹 문서를 메인 메모리 캐슁하지만 동시에 들어오는 요청들에 대해 처리 순서는 고려하지 않는다. 웹서버에서 클라이어트가 요청하는 문서 정보를 미리 알 수 만 있다면, 동시에 들어오는 요청들의 가치에 따라 수행 순서를 바꿀 수 있다. 본 논문에서는 웹서버의 메인 메모리에 캐쉬 된 문서를 요구하는 요청들을 우선 수행시켜 디스크 입출력 오버해드를 줄이는 스케줄링을 수행함으로써 정적 웹 환경에서의 웹서버의 처리율을 향상시켰다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2010년도 춘계학술발표논문집 1부
• /
• pp.549-551
• /
• 2010

최근 환경보전의식의 변화에 따라 유아들의 환경보전에 대한 경각심이 고조되고 있음을 알 수 있다. 그러므로 본 논문에서는 유아들의 일상생활 속에서의 흙에 대한 내면화 과정을 단순 주입식 교육이 아닌 흙에 대한 지식을 이해하고 습득 및 필요성을 스스로 인식시킴으로써 아름다운 환경을 보전하려는 마음을 갖고 이를 실천할 수 있도록 하기 위해 2D 애니메이션 웹 컨텐츠를 설계하였다.

• 마이크로전자및패키징학회지
• /
• 제24권3호
• /
• pp.7-11
• /
• 2017

본 논문은 3차원 낸드 플래쉬 기억 소자에 적용을 위해 소노스(SONOS) 형태로 기억 저장 절연막을 채용하고 채널로 폴리실리콘을 사용한 박막형 트랜지스터에 대해 연구하였다. 셀의 source/drain에는 불순물을 주입 하지 않았고, 셀 양 끝단에는 선택 트랜지스터를 배치하였다. 셀의 채널과 선택 트랜지스터의 source/drain 불순물 농도 변화에 대한 평가를 진행하여 공정 최적화를 하였다. 선택 트랜지스터의 농도 증가 시 채널 전류의 상승 및 삭제특성이 개선됨을 확인 하였는데 이는 GIDL에 의한 홀 생성이 증가하였기 때문이다. 최적화된 공정 변수에 대해 삭제와 쓰기 후 문턱전압의 프로그램 윈도우는 대략 2.5V를 얻었다. 터널 산화막 공정 온도에 대한 평가 결과 온도 증가 시 swing 및 신뢰성 항목인 bake 결과가 개선됨을 확인하였다.

• 디자인학연구
• /
• 제14권4호
• /
• pp.217-226
• /
• 2001

최근 IT분야의 발달과 함께, 디자인분야와 프로그래밍분야의 결합 형태로 운영되는 멀티미디어관련 학과들이 생겨나고 있다. 본 연구에서는 이와 같은 형태의 교육기관 중 2년제 전문대학에서의 디자인 교육에 대하여 고찰하였다. 이들 교육 기관은 디자인 전공 학과에 비하여 디자인 전공 과목의 비중이 상대적으로 줄어들게 되고, 이는 기초조형 교육분야를 축소하는 결과를 가져왔다. 그러나 바람직한 멀티미디어 디자인 교육을 위해서는 기능적인 측면과 조형적인 측면의 적절한 조화를 유지해야 하며, 학습자들에게 멀티미디어와 기초조형과의 관계를 이해할 수 있는 기회를 제공해야 할 것이다. 이와 같은 이유로 멀티미디어가 가지고 있는 매체로서의 고유한 특성을 살리면서, 디자인 분야와 전산 분야의 조화를 창출하고자 하는 학과의 교육목표, 그리고 두 분야의 능력을 갖추어야하는 학습자들의 특성을 고려하여 교육내용을 개발하였다 이는 기초조형 교육 내용을 활용한 멀티미디어 디자인 교육과정으로, 디자인관련 소주제에 관한 이론강의, 플래쉬 활용에 관한 실습강의, 과제를 위한 개별 진행으로 이루어져 있다. 그리고, 이 내용을 바탕으로 1학기 동안 3가지 주제에 대하여 사례연구를 진행하여 학습효과를 고찰하였다.

• 한국통신학회논문지
• /
• 제34권12B호
• /
• pp.1418-1425
• /
• 2009

본 논문은 플래쉬 메모리 접근시 erase 횟수를 줄이기 위하여 섹터 매핑 기법을 적용한 FTL (Flash Translation Layer) 알고리듬을 제안한다. 블록 매핑 기법을 적용한 기존의 알고리듬에 비하여 제안한 알고리듬은 섹터 단위의 매핑 테이블을 활용하여 데이터를 억세스하는 섹터 매핑 기법을 사용하여 erase 횟수를 줄임으로써 전체적인 메모리 억세스 시간을 줄이고 플래쉬 메모리의 수명을 연장시킬 수 있다. 제안한 알고리듬에서는 write를 위한 빈 공간이 없을 때 erase 횟수가 가장 적은 블록을 victim 블록으로 선택함으로써 wear-leveling을 구현하였다. 제안한 알고리듬을 검증하기 위하여 MP3 재생기, 동영상 재생기, 웹 브라우저, 문서 편집기의 어플리케이션에 대해 실험을 수행하였다. 제안한 알고리듬을 사용하였을 때 기존의 BAST, FAST 알고리듬과 비교하여 72.4%, 61.9%의 erase 횟수가 감소하였다.

• 대한전자공학회논문지SD
• /
• 제47권5호
• /
• pp.16-23
• /
• 2010

본 논문에서는 무선통신시스템의 수신단에 적용될 수 있는 6비트 250MS/s 플래쉬 A/D 변환기를 설계하였다. 제안하는 플래쉬 A/D 변환기는 기준 저항열에 입력전압범위 감지회로를 사용하여 비교기에서 소모하는 동적소비전력을 최소화 되게 설계하였다. 기존 플래시 A/D 변환기보다 아날로그단 소비전력은 4.3% 증가한 반면에, 디지털단 소비전력은 1/7로 감소하여 전체 소비전력은 1/2 정도로 감소하였다. 설계된 A/D 변환기는$0.18{\mu}m$ CMOS 1-poly 6-metal 공정으로 제작되었으며 측정 결과 입력 범위 0.8Vpp, 1.8V의 전원 전압에서 106mW의 전력소모를 나타내었다. 250MS/s의 변환속도와 30.27MHz의 입력주파수에서 4.1비트의 유효비트수를 나타내었다.