• 제목/요약/키워드: 프로세서전력소모

검색결과 163건 처리시간 0.055초

IEEE 802.11 기반 저전력 위치 추적 장치의 설계 및 구현 (Design and implementation of low-power tracking device based on IEEE 802.11)

  • 손상현;김태욱;백윤주
    • 한국정보통신학회논문지
    • /
    • 제18권2호
    • /
    • pp.466-474
    • /
    • 2014
  • 무선 네트워크 기술과 모바일 프로세서의 성능이 향상됨에 따라 스마트 폰과 같은 무선통신이 가능한 소형 단말이 널리 활용되고 있다. 이러한 이동형 장치는 GPS를 이용하여 위치정보의 활용이 가능하여 위치정보를 기반으로 하는 서비스가 증가하고 있다. GPS는 위성신호를 수신할 수 없는 실내와 전파음영지역에서 위치 정보를 제공하지 못하며, 근거리 통신기술을 이용하는 시스템은 인프라의 구축이 필수적이다. IEEE 802.11을 기반으로 하는 추적 시스템은 널리 보급된 AP 인프라를 기반으로 위치 측정이 가능하나 표준 동작을 따를 때 심각한 전력소모의 문제가 있다. 본 논문에서는 IEEE 802.11 기반 저전력 위치 추적 장치를 제안한다. 저전력 동작을 위해 채널 검색 및 연결유지로 인한 전력소모를 최소화하여 동작시간을 극대화 하였다. 성능평가를 위해 저전력 태그 장치를 설계 및 구현하여 전력소모를 측정하였으며, 시뮬레이션 결과 기본 방법에 비해 제안 방법의 전력소모가 46% 감소함을 확인하였다.

덧셈기를 사용한 MPEG audio 부대역 필터의 저전력 구현 (Low-power implementation of MPEG audio subband filter using arithmetic unit)

  • 오세만;박현수;장영범
    • 한국산학기술학회:학술대회논문집
    • /
    • 한국산학기술학회 2004년도 추계학술대회
    • /
    • pp.131-133
    • /
    • 2004
  • 이 논문에서는 MPEG audio 알고리즘의 필터뱅크를 덧셈을 사용하여 저전력으로 구현할 수 있는 구조를 제안하였다. 제안된 구조는 CSD(Canonic Signed Digit) 형의 계수를 사용하며, 입력신호 샘플을 최대로 공유함으로서 사용되는 덧셈기의 수를 최소화하였다. 제안된 구조는 알고리즘에서 사용된 공통입력 공유, 선형위상 대칭 필터계수를 이용한 공유, 공통입력을 이용한 블록 공유, CSD 형의 계수와 공통패턴 공유를 통하여 사용되는 덧셈의 수를 최소화할 수 있음을 보였다. Verilog-HDL 코딩을 통하여 시뮬레이션을 수행한 결과, 제안된 구조는 기존의 곱셈기 구조의 구현면적과 비교하여 $59.6\%$를 감소시킬 수 있음을 보였다. 또한 제안된 구조의 전력소모도 곱셈기 구조와 비교하여 $59.6\%$를 감소시킬 수 있음을 보였다. 따라서 곱셈기가 내장된 DSP 프로세서를 사용하지 않고도, Arithmetic Unit나 마이크로프로세서를 사용하여 효과적으로 MPEG audio 필터뱅크를 구현할 수 있음을 보였다.

  • PDF

효율적인 영상데이터 처리를 위한 SIMD기반 매니코어 프로세서 구현 (Implementation of SIMD-based Many-Core Processor for Efficient Image Data Processing)

  • 최병국;김철홍;김종면
    • 한국컴퓨터정보학회논문지
    • /
    • 제16권1호
    • /
    • pp.1-9
    • /
    • 2011
  • 최근 모바일 멀티미디어 기기들의 사용이 증가하면서 고성능, 저전력 멀티미디어 프로세서에 대한 필요성이 높아지고 있는 추세이다. 주문형반도체 (ASIC)는 모바일 멀티미디어에서 요구되는 고성능을 만족시키지만 다양한 형태의 멀티미디어 애플리케이션에서 요구되는 범용성을 만족시키지 못한다. 반면 DSP기반의 시스템은 범용성에 기인하여 다양한 형태의 애플리케이션에서 사용될 수 있으나, 주문형반도체 보다 높은 가격, 전력소모 및 낮은 성능을 가진다. 이러한 문제점을 해결하기 위해 본 논문에서는 범용성을 유지하면서 고성능, 저전력으로 영상데이터 처리가 가능한 단일 명령어 다중 데이터(Single Instruction Multiple Data, SIMD)처리 방식의 매니코어 프로세서를 제안한다. 제안한 SIMD기반 매니코어 프로세서는 16개의 프로세싱 엘리먼트(processing element, PE)로 구성되어 영상데이터 처리에 내재한 무수한 데이터 레벨 병렬성을 높인다. 모의 실험한 결과, 제안한 SIMD기반 매니코어 프로세서는 현재 상용 고성능 프로세서보다 평균 22배의 성능, 7배의 에너지 효율 및 3배의 시스템 면적 효율을 보였다.

모바일 소프트웨어를 위한 고급수준 난독처리 기법의 전력 소모량 분석 (Power Consumption Analysis of High-Level Obfuscation for Mobile Software)

  • 이진영;장혜영;조성제
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제15권12호
    • /
    • pp.1008-1012
    • /
    • 2009
  • 난독처리(obfuscation)는 프로그램의 의미를 그대로 유지하면서, 프로그램 코드를 이해/분석하기 어렵게 만드는 기술로, 악의적인 역공학(reverse engineering) 공격으로부터 소프트웨어를 방어하는 가장 효과적인 기술 중의 하나이다. 하지만, 난독처리로 인해 원본 프로그램에 비해 난독처리된 프로그램의 코드 크기 및 실행 시간이 증가될 수 있다. 모바일 기기에서 코드크기 및 수행시간 증가는 전력소모 증가 등 자원낭비로 이어진다. 본 논문에서는 ARM 프로세서가 장착된 임베디드 보드 상에서 몇 가지 고급수준 난독처리 알고리즘을 구현하고, 각 난독처리 알고리즘의 유효성 및 전력 소모량을 분석하여, 프로그램의 특성에 따라 실행시간이나 전력소모 면에서 효율적인 난독처리 기법이 있음을 보였다.

재구성형 프로세서를 위한 아키텍처 명세 언어: SoarDL Extension for CGRA (Architecture Description Language for Reconfigurable Processors: SoarDL Extension for CGRA)

  • 양승준;윤종희;김용주;백윤흥
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2011년도 추계학술발표대회
    • /
    • pp.24-27
    • /
    • 2011
  • 재구성형 프로세서는 높은 성능과 낮은 전력 소모, 재구성이 가능하다는 점에서 갈수록 높아지는 모바일 및 소형 전자기기 시장의 요구 조건을 충족시키기에 적합한 특성을 가지고 있다. 이 논문에서는 아키텍처 명세 언어인 SoarDL 언어를 확장하여 재구성형 프로세서를 효과적으로 기술할 수 있는 방법과 함께, 이를 바탕으로 재구성형 프로세서를 위한 컴파일러를 생성할 수 있는 방안을 제시한다.

멀티코어 프로세서의 명령어 자취형 모의실험에 대한 연구 (A Study of Trace-driven Simulation for Multi-core Processor Architectures)

  • 이종복
    • 한국인터넷방송통신학회논문지
    • /
    • 제12권3호
    • /
    • pp.9-13
    • /
    • 2012
  • 최근에 이르러, 과거 수퍼스칼라 프로세서의 하드웨어 복잡도와 전력소모 문제를 극복하기 위하여 멀티코어 프로세서가 상용화 되어 널리 이용되고 있다. 이러한 멀티코어 프로세서의 설계 초기 단계에서는 광범위한 모의실험을 수행하는 것이 매우 중요하다. 그러나 기존의 실행 위주(execution-driven)의 멀티코어 프로세서 모의실험기는 속도가 느리다는 단점이 있다. 본 논문에서는 이것을 극복하기 위하여 빠른 속도를 갖는 명령어 자취형 (trace-driven) 멀티코어 프로세서 모의실험기를 개발하였으며, 이것을 이용하여 2 개에서 16 개까지의 멀티코어 프로세서에 대하여 SPEC 2000 벤치마크를 입력으로하여 모의실험을 수행하였다. 모의실험 결과, 16개의 코어를 이용하는 멀티코어 프로세서에서 평균 4.1 IPC의 성능과 단일코어 대비 13.3 배의 성능 향상을 기록하였다.

저전력 소모를 위한 오토마타 기반의 실내/외 판단 컨텍스트 생성 모델 (Automata-based Context Generation Model for the Determination of Indoor/Outdoor for Low-Power Consumption)

  • 최용훈;최기용;이정원
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2013년도 추계학술발표대회
    • /
    • pp.482-485
    • /
    • 2013
  • 스마트폰에서 컨텍스트 생성에 관한 연구들과 저전력에 관한 연구들이 진행 중이지만 컨텍스트 생성시에 사용되는 전력 소비 때문에 어플리케이션 개발 시에 컨텍스트를 이용하기가 어렵다. 컨텍스트를 생성하는 연구에서는 컨텍스트 생성 시에 필요한 전력에 대한 연구와 필요 이상의 전력 소비 발생에 관해서는 언급한 바가 적고 진행되어온 저전력 연구는 대부분 디스플레이와 AP 프로세서에 치우쳐 있어 저전력 컨텍스트 생성에 적용하기 힘들다. 그렇기 때문에 컨텍스트 생성 시에 필요한 전력에 대한 측정과 컨텍스트 생성 시에 불필요한 전력 낭비가 일어나는지, 그리고 컨텍스트 생성 시 과다한 전력 소비가 일어났을 경우 효율성에 대해서 생각할 필요성이 있다. 따라서 본 논문에서는 컨텍스트 생성시에 전력 소비가 얼마나 일어나는지 측정하고, 컨텍스트 생성에 있어 불필요한 전력 소비가 일어나는지 측정한다. 이를 토대로 불필요한 전력 소비가 일어나는 부분에 적용할 저전력 기법을 제안한다.

3DTV 엑티브 셔터 안경을 위한 저전력 이산-사건 SoC (Low-Power Discrete-Event SoC for 3DTV Active Shutter Glasses)

  • 박대진;곽승호;김창민;김탁곤
    • 대한전자공학회논문지SP
    • /
    • 제48권6호
    • /
    • pp.18-26
    • /
    • 2011
  • 엑티브 셔터 안경 기반 3DTV와 페시브 편광 필터 안경 방식 3DTV의 화질 비교는 최근에 이슈로 대두되고 있다. 엑티브 셔터 안경 방식 기술이 Full-HD 3D영상 구현이 가능함에도 불구하고 스테레오 영상에 대한 동기 신호의 전송, 수신, 및 재구성 과정 중에 내부/외부 잡음 환경에 영향을 받아 3D안경에 탑재된 동기화 프로세서 칩의 오동작으로 영상 플리커가 자주 발생한다. 이러한 문제를 극복하기 위해 동기 신호에 실리는 잡음의 제거 및 오차 보정을 추가적으로 수행하는 과정이 필요하며 이로 인해 추가로 소모되는 전력이 증가하고 있다. 본 논문에서는 3DTV 엑티브 셔터 안경을 위한 동기 신호 처리 프로세서를 구현하는 저 전력 이산 사건 (Discrete-Event) 기반 SoC (DE-SoC)칩을 제안한다. 이를 위해 이벤트 적재기와 소수점 타이머 하드웨어를 구현한다. 제안한 기법을 통해 실시간으로 수신되는 동기 수신 회로 구동을 최대한 지연시킴으로써 전력을 소모하는 하드웨어를 부분을 최소화 하며 소수점 타이머를 이용하여 동기 신호 수신 부를 완전히 정지시킨 상태에서도 일정 시간 동기를 유지하는 특성을 이용하여 무선 동기 수신부의 전력소모를 줄이고 외부 잡음의 영향을 완벽하게 차단할 수 있다. 제안한 기법을 위해 약 15,000개의 로직 게이트와 1Kbytes SRAM 버퍼를 추가로 사용한다. 그럼에도 불구하고 전력 소모는 기존대비 약 20%이하로 떨어질 뿐만 아니라 TV로부터 오는 동기 신호 없이도 2시간동안 1%정도의 동기 오차를 보여준다.

재구성형 프로세서 성능과 레지스터와의 상관 관계 탐구 (Performance exploration on the number of register for Coarse grained reconfigurable array processor)

  • 김용주;허인구;양승준;이종원;최영규;백윤흥
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2010년도 춘계학술발표대회
    • /
    • pp.22-25
    • /
    • 2010
  • 재구성형 프로세서는 파워를 적게 사용하면서도 높은 성능을 낼 수 있는 프로세서이다. 재구성형 프로세서는 하드웨어에 최대한 많은 계산 자원을 넣으면서도 구조를 최대한 간단하게 하여 저전력 소모와 고성능을 동시에 추구하였다. 하지만 구조를 최대한 간단히 하는 과정에서 프로그램의 수행을 관리하는 많은 하드웨어 로직이 빠지게 되었는데, 이 부분은 컴파일러에서 코드를 생성할 때 스케쥴링과 수행 순서까지 정해지도록 소프트웨어적 관점에서 처리하기로 하였다. 이를 사용하기 위해 컴파일러는 입력된 프로그램을 분석하고 재구성형 프로세서에서 수행될 수 있는 형태로 코드를 각 계산자원에 매핑하는 작업을 수행해 주어야 한다. 재구성형 프로세서의 레지스터는 이 매핑 과정에서 데이터의 전달을 위해서 주로 사용되게 된다. 이 논문에서는 다양한 멀티미디어 응용 프로그램을 사용하여 멀티미디어 환경에서 재구성형 프로세서가 사용될 때 레지스터 개수가 성능에 미치는 영향을 제시한다.

고성능, 저전력 임베디드 비디오 프로세서를 위한 YUV 인식 명령어의 시뮬레이션 (Simulation of YUV-Aware Instructions for High-Performance, Low-Power Embedded Video Processors)

  • 김철홍;김종면
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제13권5호
    • /
    • pp.252-259
    • /
    • 2007
  • 멀티미디어 응용과 무선통신 네트워크의 발전 속도가 급속하게 빨라짐에 따라 고성능, 저전력 멀티미디어 처리기술에 대한 소비자의 요구가 급증하고 있다. 이에 본 논문은 고성능, 저전력 임베디드 비디오 프로세서를 위한 YUV (Y: 휘도신호, U, V: 색차신호) 인식 명령어를 제안하고자 한다. 기존의 멀티미디어 전용 명령어 (e.g., MMX, SSE, VIS, AltiVec)는 일반적인 서브워드 병렬 기법을 이용하여 적당한 성능향상을 꾀하는 반면, 제안하는 YUV 인식 명령어는 두 쌍의 16-bit YUV (6-bit Y, 5-bits U, V) 데이타를 32-bit 레지스터에 저장하여 동시에 처리함으로써 칼라 비디오 처리 성능을 효율적으로 향상시킬 수 있다. 또한 데이타 포맷 사이즈를 줄임으로써 전체 시스템의 비용을 절감할 수 있다. 임베디드 슈퍼 스칼라 프로세서에서 모의 실험한 결과, YUV 인식 명령어 기반 프로그램은 baseline 프로그램에 비해 3.9배 성능 향상을 보인 반면, 동일한 프로세서 환경에서 Intel의 대표적인 멀티미디어 명령어인 MMX기반 프로그램은 baseline 프로그램보다 단지 2.1배의 성능 향상을 보인다. 또한 YUV 인식 명령어는 멀티미디어 애플리케이션에 대해 평균 75.8% 소모 에너지를 감소시킨 반면, MMX는 단지 54.8%의 소모 에너지를 감소시키는 결과를 보인다.