• ETRI Journal
• /
• 제10권3호
• /
• pp.101-112
• /
• 1988

본 연구에서는 과학계산용 병렬 컴퓨터 시스팀의 구조를 설계하고, 설계된 컴퓨터 구조의 소프트웨어 시뮬레이터를 개발하였으며, 여러가지 시뮬레이션을 통하여 시스팀의 성능을 분석하였다. 설계된 시스팀은 H/V-bus 병렬 처리 시스팀 아키텍쳐에 기반을 둔것으로 각종 과학계산을 위한 고속의 프로세서간 통신 메카니즘이 확장 설계되었다. SLAM II 및 FORTRAN을 이용하여 개발된 시뮬레이터는 시스팀 변수들을 이용하여 프로세서의 수와 속도 및 통신 메카니즘의 속도를 쉽게 변화시킬 수 있게하여 여러 조건하에서의 시스팀 성능을 분석하는데 사용되었다. 또한 실제 프로그램이 수행되는 상황에서 프로세서 및 통신 메카니즘의 속도가 시스팀 전체 성능에 미치는 영향을 측정하고 분석하기 위하여 벤치마크를 시뮬레이터를 이용하여 풀었다.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1995년도 추계종합학술발표회 논문집
• /
• pp.559-562
• /
• 1995

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1995년도 하계종합학술발표회 논문집
• /
• pp.273-276
• /
• 1995

• 정보처리학회논문지C
• /
• 제10C권1호
• /
• pp.71-76
• /
• 2003

인터넷 사용자의 증가와 인터넷을 이용한 전자상거래(E-commerce)의 확산 그리고 네트워크 게임 등으로 인해 인터넷상의 사용자 데이터는 끊임없이 증가하고 있는 상태이다. 이러한 인터넷의 확산을 지원하기 위해 고속 통신을 가능하게 할 초고속 라우터가 상용화되는 추세이다. 고속의 패킷 라우팅 처리를 위해 고안된 라우터 구조를 살펴보면, 라인 인터페이스와 호스트 프로세서는 각각 제어용 프로세서를 가지고 있어 독립된 디바이스로 동작하며 패킷 스위칭과 고속의 패킷 포워딩, 신속한 FIB(Forwarding Information Base)처리 등을 구현하고 있다. 본 논문에서는 라우팅 정보를 관리하는 유니캐스트 및 멀티캐스트 라우팅 프로토콜과 OAM(Operation And Maintenance) 관련 패킷을 비포워딩(nonforwarding) 패킷으로 정의하고, 이를 처리하는 라인 인터페이스와 호스트 프로세서에서의 소프트웨어 구조를 제시하였다. 또한 분산 시스템에 요구되는 프로세서 간의 통신 메커니즘으로 프로세서간 통신 처리용 프로토콜(Inter-Processor Communication Message Protocol)을 설계 및 적용하여 기존의 UDP/IP를 이용하는 통신 메커니즘에 비해 성능이 향상됨을 확인하였다.

• ETRI Journal
• /
• 제8권2호
• /
• pp.29-36
• /
• 1986

본고는 TDX-1 제어계 구조에 관한 것으로서 digital switching에 적합한 제어구조의 design object와 이러한 design object를 중심으로한 TDX-1 제어계 구조의 특징 및 제어계를 구성하는 각 프로세서(TP, BP, DP)의 기능과 구조, 분산된 각 프로세서간 통신방식 등에 관하여 기술하였다.

• 조명전기설비학회논문지
• /
• 제12권2호
• /
• pp.62-68
• /
• 1998

본 논문에서는 여러 개의 마이크로 프로세서를 다중 접속 통신으로 연결하여 지능형 교통 신호 제어기를 설계를 다루었다. 제안된 제어기는 신호등, 입력장치, 교통량 측정장치 및 보조 신호등 등의 교통 신호 제어기의 여러 장치를 단일 프로세서에 의하여 제어하는 기존의 제어기와 달리 각각의 장치를 전용 마이크로 프로세서에 의하여 제어하도록 하고 각 프로세서들을 주 프로세서와 다중 접속에 의하여 연결하는 다중 프로세서 시스템에 의하여 제어하도록 하는 분산형 제어 시스템으로 설계하였다. 설계된 제어 시스템은 교통량 및 소통 속도의 실시간 측정, 신호등의 제어, 연동 장치 및 보조 교통 신호등을 각각의 전용 프로세서에 의하여 제어하도록 하여 교통 신호 제어 프로그램의 부담을 여러 개의 프로세서로 분산하였다. 이러한 분산형 제어 시스템은 단일 프로세서 제어 시스템에 비하여 프로세서의 프로그램 수행 부담이 줄어들어 연동제 신호 제어 및 관제형 신호 제어 등의 지능형 교통신호 제어 부가 기능을 실시간으로 처리할 수 있으며 장치의 추가 등, 확장성이 우수하다. 본 논문에서 제안한 방법은 실제 시스템을 제작하여 주 제어 프로세서와 각 프로세서간의 다중 접속 통신에 의한 연결 및 신호등 구동 및 제반 입출력 처리 기능을 실험하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.503-506
• /
• 1998

본 연구에서는 방대한 양의 데이터를 실시간으로 처리하기 위한 병렬 고속 디지털 신호처리시스템을 제안한다. 시스템의 성능을 평가할 수 있는 확률적인 분석방법을 제시하며, FFT 와 같이 보드간 또는 프로세서간 통신부담이 많은 알고리즘과 행렬연산과 같이 통신부담이 적은 알고리즘에 적용하여 본다. 제안한 시스템의 다양한 구성에 대하여 두 가지 알고리듬의 성능을 확률적 방법으로 평가하였으며, 그 결과는 알고리즘 분석에 듸한 성능수치와 근접함을 확인하였다. FFT는 프로세서 개수가 증가해도 보드수가 많아지면 성능이 감소하였으며, 행렬연산은 프로세서 개수에 비례하여 시스템의 성능이 선형적으로 증가함을 확인하였다.

• 한국정보통신학회논문지
• /
• 제8권7호
• /
• pp.1553-1557
• /
• 2004

임베디드 하드웨어 유전자 알고리즘을 위한 실시간 처리 시스템을 설계하였다. 제안된 시스템은 유전자 알고리즘의 기본 모듈인 selection, crossover, 및 mutation과 evaluation을 병행적으로 동작시키기 위해서 이중 프로세서로 구현하였다. 구현된 시스템은 두개의 Xscale 프로세서와 진화 하드웨어가 내장된 FPGA 로 구성되었다. 또한 본 시스템은 유전자 알고리즘의 기본 모듈 수행이 두 개의 프로세서에 자동으로 균등 배분되는 구조를 지니고 있어, 유전자 알고리즘 처리의 효율성을 극대화 할 수 있다. 제안된 임베디드 하드웨어 유전자 알고리즘 처리 시스템은 임베디드 리눅스 운영체제에서 수행되며 진화 하드웨어에서 실시간으로 처리된다. 또한 제안된 이중 프로세서의 각 프로세서 모듈은 동일한 구조로 가지고 있으므로 여러 개의 모듈을 직렬 연결하여 빠른 하드웨어 유전자 알고리즘 실시간 처리에 그대로 사용될 수 있다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2007년도 춘계학술발표대회
• /
• pp.945-948
• /
• 2007

시리얼 통신은 다양한 분야의 임베디드 시스템에서 사용되는 통신 시스템의 일종이다. ${\mu}C/OS-II$는 실시간 임베디드 시스템에 사용되는 실시간 운영체제이다. S3C2440A 는 이러한 임베디드 시스템에 사용되는 마이크로 프로세서로 칩에 집적 된 UART 를 통하여 시리얼 통신을 지원한다. 이 논문에서는 시리얼 통신 중 ${\mu}C/OS-II$ 기반의 실시간 시스템을 위한 시리얼 통신의 설계와 S3C2440A로의 포팅을 한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2011년도 추계학술발표대회
• /
• pp.141-144
• /
• 2011

최근 이기종 멀티프로세서 시스템에서의 병렬화를 위해 범용 CPU 와 다른 컴퓨팅 장치들간의 다양한 연동 기술들이 부각되고 있다. 멀티프로세서 프로그래밍 모델인 OpenMP 는 가장 널리 사용되는 병렬 프로그래밍 언어이지만 기존 OpenMP 의 작업 할당 정책으로는 프로세서간 로드밸런싱을 문제를 해결할 수 없다는 한계점을 가지고 있다. 본 논문에서는 기존 OpenMP 의 작업할당 문제를 해결할 수 있는 알고리즘을 제안한다. 제안하는 알고리즘은 SMP(Symmetric Multi Processing) 구조뿐만 아니라 AMP(명령어 구조는 같으나 동작 속도가 다른 이질 멀티프로세서 구조)에서도 작업부하균형을 효과적으로 실행할 수 있다.