• Journal of the Microelectronics and Packaging Society
• /
• v.10 no.1
• /
• pp.39-43
• /
• 2003

Thermal management is very important for the success of high density circuit design in LTCC. In this paper, LTCC substrates containing thermal via and pad were fabricated in order to study the influence of the thermal dissipation. To realize the accurate thermal analysis for structure design, a series of simple thermal conductivity measurement by laser flash method and parametric numerical analysis have been carried out. The LTCC substrate including via and Ag pad has good thermal conductivity over 103 W/mK which is 44% value of pure Ag material. Thermal behaviors with via arrays, size and density in the LTCC substrate were studied by numerical method.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.05a
• /
• pp.64.1-64.1
• /
• 2011

LCD 디스플레이 등에 사용되는 글래스 패널 위에 bare si die를 직접 실장하는 COG 플립칩 패키지의 경우 Au 범프와 ITO 패드 간의 전기적 접속 및 접합부 신뢰성 확보를 위해 접속소재로서 ACF (anisotropic conductive film)가 사용되고 있다. 그러나 ACF는 고가이고 접속피치 미세화에 따라 브릿지 형상에 의한 쇼트 등의 문제가 발행할 수 있어 NCP (non-conductive paste)의 상용화가 요구되고 있다. 본 연구에서는 NCP를 적용한 COG 패키지에 있어서 온도, 압력 등의 열압착 본딩 조건과 NCP 물성이 Au-ITO 접합부의 전기적 및 기계적 특성에 미치는 영향을 조사하였다. NCP는 에폭시 레진과 경화제, 촉매제를 사용하여 다양하게 포뮬레이션을 하였고 DSC (Differential Scanning Calorimeter), TGA (Thermogravimetric Analysis), DEA (Dielectric Analysis) 등의 열분석장비를 이용하여 NCP의 물성과 경화 거동을 확인하였다. 테스트 베드는 면적 $5.2{\times}7.2\;mm^2$, 두께 650 ${\mu}m$, 접속피치 200 ${\mu}m$의 Au범프가 형성된 플립칩 실리콘 다이와 접속패드가 ITO로 finish된 글래스 기판을 사용하였다. 글래스 기판과 실리콘 칩은 본딩 전 PVA Tepla사의 Microwave 플라즈마 장비로 Ar, $O_2$ 플라즈마 처리를 하였으며, Panasonic FCB-3 플립칩 본더를 사용하여 본딩하였다. 본딩 후 접합면의 보이드를 평가하고 die 전단강도로 접합강도를 측정하였다.

• Electrical & Electronic Materials
• /
• v.9 no.6
• /
• pp.626-631
• /
• 1996

현재 선진국에서는 전자기기에서 복사되는 전자파 및 이에 노출되었을 때의 내성에 대해서 동시에 규제하고 있다. 따라서 전자기기에서 사용하는 신호의 주파수가 점점 높아지고 회로가 집적화되므로 회로설계에 포함되지 않는 기생 소자의 영향도 연구되어져야 한다. 그러므로 이러한 조건을 모두 고려하여 초고주파 회로를 완전하게 설계제작할 수 있다면 이는 이상적인 기술이라 할 수 있을 것이다. 이것을 이루려면 많은 시간 동안의 연구와 분석을 통해 최종 생산물이 되기까지 대단한 노력이 요구된다. 본문에서는 초고주파 인쇄 회로 기판을 설계할 때 고려해야 할 점, 즉, 유전율 및 유전체의 두께, 소자 실장, 접지면 부착 및 회로의 패키지화에 관해서 소개하고자 한다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2003.05a
• /
• pp.88-93
• /
• 2003

IC 패키지 기술중 Underfilling 은 칩과 기판사이에 Encapsulant의 표면장력을 이용하여 주입하고 경화시킴으로써 전기적 기계적 보강력을 제공하는 기술로서 시스템 칩의 발전과 함께 차세대 패키징 기술중의 하나이다. 본 연구에서는 기존의 Underfilling 공정을 개선하여 충전시간을 획기적으로 줄일 수 있는 가압식 Underfilling 공정을 이용하여 차세대 반도체 패키징에 적용할 수 있는 가능성을 파악하였다. 이를 위하여 칩과 기판사이에 주입되고 경화되는 Encapsulant의 유동특성을 파악하였다. 가압식 Underfilling기술은 아직까지 상용화되지 않은 미래기술로써 효율적인 몰드 설계를 위하여 Encapsulant 종류에 따라 Gate 위치, Bump Pattern 및 개수, 칩과 기판 사이의 거리, Side Region에 따른 유동특성등의 파악이 중요하다. 본 연구에서는 $DEXTER^{TM}(US)$의 Encapsulant FP4511 을 사용하여 Cavity 내에 Void 를 없앨 수 있는 주입조건을 찾아내고 Underfilling 시간을 감소시킬 수 있는 모사를 진행하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.158-158
• /
• 2008

모바일 정보통신기기를 중심으로 실장모듈의 초소형화, 고집적화로 인해 접속단자의 피치가 점점 미세화 됨에 따라 플립칩 본딩용 접착제에 함유되는 무기충전제인 실리카 필러의 크기도 미세화되고 있다. 본 연구에서는 NCP (non-conductive paste)의 실리카 필러의 크기가 COB(chip-on-board) 플립칩 패키지의 신뢰성에 미치는 영향을 조사하였다. 실험에 사용된 실리카 필러는 Fused silica 3 종과 Fumed silica 3종이며 response surface 실험계획법에 따라 혼합하여 최적의 혼합비를 정하였다. 테스트베드로 사용된 실리콘 다이는 투께 $700{\mu}m$, 면적 5.2$\times$7.2mm로 $50\times50{\mu}m$ 크기의 Au 도금범프를 $100{\mu}m$ 피치, peripheral 방식으로 형성시켰으며, 기판은 패드를 Sn으로 finish 하였다. 기판을 플라즈마 전처리 후 Panasonic FCB-3 플립칩 본더를 이용하여 플립칩 본딩을 수행하였다. 패키지의 신뢰성 평가를 위해 $-40^{\circ}C{\sim}80^{\circ}C$의 열충격시험과 $85^{\circ}C$/85%R.H.의 고온고습시험을 수행하였으며 Die shear를 통한 접합 강도와 4-point probe를 통한 접속저항을 측정하였다.

• Journal of the Microelectronics and Packaging Society
• /
• v.19 no.4
• /
• pp.19-23
• /
• 2012

Silicon substrate for light emitting diodes (LEDs) has been the tendency of LED packaging for improving power consumption and light output. In this study, a low cost and high throughput Si through via fabrication has been demonstrated using a wet etching process. Both a wet etching only process and a combination of wet etching and dry etching process were evaluated. The silicon substrate with Si through via fabricated by KOH wet etching showed a good electrical resistance (${\sim}5.5{\Omega}$) of Cu interconnection and a suitable thermal resistance (4 K/W) compared to AlN ceramic substrate.

• Journal of the Microelectronics and Packaging Society
• /
• v.21 no.2
• /
• pp.43-51
• /
• 2014

In 3-dimensional (3D) integrated package, thermal management is one of the critical issues due to the high heat flux generated by stacked multi-functional chips in miniature packages. In this study, we used numerical simulation method to analyze the thermal behaviors, and investigated the thermal issues of 3D package using TSV (through-silicon-via) technology for mobile application. The 3D integrated package consists of up to 8 TSV memory chips and one logic chip with a interposer which has regularly embedded TSVs. Thermal performances and characteristics of glass and silicon interposers were compared. Thermal characteristics of logic and memory chips are also investigated. The effects of numbers of the stacked chip, size of the interposer and TSV via on the thermal behavior of 3D package were investigated. Numerical analysis of the junction temperature, thermal resistance, and heat flux for 3D TSV package was performed under normal operating and high performance operation conditions, respectively. Based on the simulation results, we proposed an effective integration scheme of the memory and logic chips to minimize the temperature rise of the package. The results will be useful of design optimization and provide a thermal design guideline for reliable and high performance 3D TSV package.

• Journal of the Microelectronics and Packaging Society
• /
• v.26 no.4
• /
• pp.23-31
• /
• 2019

In this study, we conducted numerical analyses using the Taguchi method and finite element method to calculate the thermal deformation of a printed circuit board and the effect of design factors on the thermal deformation. Analysis results showed that the thermal deformation of the panel had the strongest effect on the thermal deformation and shape of the strip and unit. In particular, the deformation in the z direction was larger than that in the xy-plane direction. The effect of design factors and the design conditions for reducing the thermal deformation of the panel and strip changed at the unit level. Therefore, it is recommended that panel-level thermal deformation must be controlled to reduce the final thermal deformation at the unit level because the thermal deformation of the strip strongly affects that of the unit.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.346-346
• /
• 2008

최근 디지털 컨버젼스에 의해서 정보 단말기 network가 디지털 기술을 기반으로 유기적으로 융 복합화 되고 있으며 BT, NT, ET, IT의 융합 기술의 필요성이 점차적으로 증대되고 있다. 이러한 환경 하에서 다양한 정보 및 서비스의 송신 및 수신이 가능한 휴대 단말기의 필요성에 부응하여 기존의 전화 기능, 카메라, DMB 이외에도 홈 네트워크, mobile internet 등 더욱 다양한 기능들이 요구되고 있다. 종래에는 수동 부품과 능동 부품의 실장을 별개로 추진했으나 최근에는 수동 및 능동 부품을 하나의 패키지 내에 실장 가능하도록 하는 3-D Integration을 추진하고 있다. 지금까지 여러 부품들을 실장 시키기 위한 공정들의 대부분은 높은 온도에서 공정이 이루어졌으나 여러 부품들을 손상 없이 집적화하고 실장하기 위해서는 저온화 공정이 필요하다. 최근 많은 저온 공정 중에서 Aerosol Deposition Method는 상온에서 세라믹 후막을 성막할 수 있어 가장 주목받고 있는 공정중의 하나이다. 본 연구에서는 3-D Integration을 실현하기 위해 이종 접합에 유리하고 상온에서 성막 공정이 이루어지는 Aerosol Deposition Method를 이용하여 금속 기판 위에 금속, 폴리머, 세라믹 후막을 성막시켰다. 기판 재료로는 Cu 기판을 사용하였으며 출발 파우더로는 Polyimide 파우더와 $Al_2O_3$ 파우더, Ag 파우더를 사용하였으며 이종 접합간의 메커니즘의 양상을 보기 위해 같은 조건에서 이종 접합간의 성막률을 비교하였으며 FE-SEM으로 미세 구조를 관찰하였다. 또한 기판의 표면 거칠기에 따른 메커니즘의 양상을 연구하였다.

• Proceedings of the International Microelectronics And Packaging Society Conference
• /
• 2002.11a
• /
• pp.195-198
• /
• 2002

현재의 광통신, 이동통신 및 디지털 시대에서는 보다 소형화되고, 대용량의 데이터 저장 및 다기능 소자에 대한 요구가 많아지고 있다. 이러한 전자 산업 환경에서 MEMS 소자는 여러 요구조건을 만족시킬 수 있는 특징을 갖추고 있으며 실제 소자의 제작에 있어서 MEMS 소자를 이용하여 여러 물리 및 화학 센서 및 Actuator 제작에 응용이 되어지고 있고 Optical switch, Gyroscope, 적외선 어레이 센서, 가속도 센서, 위치 센서 등 여러 분야에서 실용화가 진행되어지고 있다. MEMS 구조물의 packaging 방법에 있어서는 내부 MEMS 소자의 동작을 위한 외부 환경으로부터의 보호를 위하여 Hermetic sealing에 대한 요구를 만족시켜야 한다. 본 발표에서는 이와 같은 MEMS device의 진공 패키지를 구현함에 있어서 기판 내부에 수동소자를 실장할 수 있는 LTCC 기술을 이용하여 진공 패키징하는 방법에 대하여 소개한다. 본 기술을 이용하는 경우 기존의 Hermetic sealing 이외에 향후 적층 기판 내부에 수동소자를 내장시켜 배선 길이 및 노이즈 성분을 감소시켜 더욱 전기적 성능을 향상시킬 수 있는 장점이 있게된다. 본 논문에서는 LTCC 기판을 이용하여 패키징 시킨 후, 내부 진공도에 영향을 줄 수 있는 계면들에서의 시간에 따른 진공도 변화의 특성치를 측정하여 LTCC 기판의 Hermetic sealing 특성에 관하여 조사하였다.