• 제목/요약/키워드: 크로스 커플링

검색결과 6건 처리시간 0.025초

DRAM의 비트 라인 간 커플링 노이즈를 최소화한 오픈 비트 라인구조 (A new bit line structure minimizing coupling noise for DRAM)

  • 오명규;조경록;김성식
    • 대한전자공학회논문지SD
    • /
    • 제41권6호
    • /
    • pp.17-24
    • /
    • 2004
  • 본 논문에서는 비트라인간의 커플링 캐패시터에 의해서 발생하는 커플링 노이즈를 최소화 한 비트 라인구조를 제시하였다. DRAM의 비트 라인간에는 반드시 커플링 캐패시터가 존재한다. 서브마이크론 공정에서는 비트 라인간의 간격이 줄어듦으로써 비트 라인간의 커플링 캐패시터는 증가하게 되고 이 커플링 캐패시터에 의해서 크로스 토크잡음이 급격히 증가한다. 본 논문에서는 비트라인간의 크로스 토크잡음을 줄이기 위해 인접한 비트 라인에 사용하는 금속배선의 층을 서로 다르게 함으로써 비트라인간의 캐패시터를 줄인 새로운 비트 라인구조를 제안하고 검증한다.

저전력과 크로스톡 지연 제거를 위한 버스 인코딩 (Bus Encoding for Low Power and Crosstalk Delay Elimination)

  • 여준기;김태환
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제29권12호
    • /
    • pp.680-686
    • /
    • 2002
  • 딥 서브 마이크론 (DSM: deep-submicron) 설계에서는 버스에서 선들 간의 커플링 효과는 크로스톡 지연, 노이즈, 전력 소모와 같은 심각한 문제를 야기 시킨다. 버스 인코딩에 대한 대부분의 이전 연구들은 버스에서의 전력 소모를 최소화하거나 크로스톡 지연을 최소화하는데 초점을 맞추고 있지만 모두를 고려한 방법은 보이지 않는다. 이 논문에서, 우리는 버스에서의 전력 소모 최소화와 크로스톡 지연 방지를 동시에 고려한 새로운 버스 인코딩 알고리즘을 제안하였다. 우리는 이 문제를 공식화하여, 자체 천이와 상호 천이의 가중 합 문제를 풂으로써 해결하였다. 여러 벤치마크 설계를 이용한 실험으로부터 제안한 인코딩 방법을 이용할 경우, 크로스톡 지연을 완전히 제거할 뿐 아니라 이전의 방법들을 사용한 것 보다 최소 15% 이상 적은 전력을 소모하였음을 보았다.

캐패시터 크로스 커플링 방법을 이용한 5.2 GHz 대역에서의 저전력 저잡음 증폭기 설계 (Design of a Low Power Capacitor Cross-Coupled Common-Gate Low Noise Amplifier)

  • 심재민;정지채
    • 한국전자파학회논문지
    • /
    • 제23권3호
    • /
    • pp.361-366
    • /
    • 2012
  • 본 논문에서는 TSMC 0.18 ${\mu}m$ CMOS 공정을 사용하여 저전력, 5.2 GHz 대역 저잡음 증폭기를 설계하였다. 제안된 회로는 5.2 GHz 대역 저잡음 증폭기 설계를 위해, 공통 게이트 구조를 이용하여 입력 정합을 하였다. 입력 정합단에 캐패시터 크로스 커플링 방법을 사용하여 적은 양의 전류를 흘려 적당한 이득을 얻었다. 추가적인 전력 소비 없이 부족한 이득을 증가시키기 위하여 전류 재사용 방법을 이용하여 공통 게이트 증폭단 위에 공통 소스 구조를 추가하였다. 전류 재사용단의 인덕터의 크기를 줄이기 위하여 캐패시터를 병렬로 연결함으로써 실효 인덕턴스 값을 증가시켜 인덕터의 크기를 줄였다. 제안된 회로는 5.2 GHz 대역에서 17.4 dB의 이득과 2.7 dB의 잡음 지수 특성을 갖는다. 저잡음 증폭기는 1.8 V의 공급 전압에 대해 5.2 mW의 전력을 소비한다.

군 지연 특성을 개선한 5G 이동통신 중계기용 캐비티 필터의 설계 (The Design of Cavity Filter to enhance the Group Delay characteristics for 5G Mobile Communication Repeater)

  • 유수형;진덕호
    • 한국정보통신학회논문지
    • /
    • 제26권7호
    • /
    • pp.1032-1039
    • /
    • 2022
  • 이동통신 중계기에 사용하는 SAW(Surface Acoustic Wave) 방식의 대역통과필터를 대체할 수 있는 5G 이동통신 중계기용 군 지연 특성이 개선된 크로스 커플링 등화기 구조를 결합한 캐비티 대역통과필터를 설계하고 이를 구현하였다. 3D EM 시뮬레이션 툴 (HFSS)을 이용하여 공진 주파수, 공진기 간 결합 계수와 공진기 사이 외부 품질 계수를 계산하였고, 이를 바탕으로 메탈 캐비티 구조로 주파수대역 3500MHz~3600MHz, 대역폭 97.85MHz로 대역 양쪽 가장자리 주파수(edge)단에서 20dB 이상의 감쇄 특성을 가지도록 12차 대역 통과 필터를 제작 하였다. 설계 제작한 대역통과필터는 5G 이동통신 표준에 요구하는 군 지연 시간 조건과 인-밴드, 아웃-밴드 주파수 응답을 만족하였다.

크로스 커플링을 이용한 이동 로봇의 경로제어에 관한 연구 (A Study on Path Tracking Control for Mobile Robot Using Cross Coupling)

  • 한영석;이쾌희
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1998년도 하계학술대회 논문집 G
    • /
    • pp.2351-2353
    • /
    • 1998
  • This paper suggests the wheel controller for PWS(Power Wheeled Steering) mobile robot. The proposed controller consists of two parts. To control each motor, the sliding mode controller implemented. This method has robustness about modeling error and disturbance, so the velocity tracking is well guaranteed in the presence of varying load. The design of a fuzzy cross-coupling controller for a PWS mobile robot is described here. Fuzzy cross-coupling control directly minimizes the tracking error by coordinating the motion of the two drive wheels. The fuzzy cross-coupling controller has excellent disturbance rejection and therefore is advantageous when the robot is not loaded symmetrically. The capability of the proposed controller was verified through the computer simulation.

  • PDF

1.5V 256kb eFlash 메모리 IP용 저면적 DC-DC Converter 설계 (Design of Low-Area DC-DC Converter for 1.5V 256kb eFlash Memory IPs)

  • 김영희;김홍주;하판봉
    • 한국정보전자통신기술학회논문지
    • /
    • 제15권2호
    • /
    • pp.144-151
    • /
    • 2022
  • 본 논문에서는 배터리 응용을 위해 저면적 DC-DC 변환기를 갖는 1.5V 256kb eFlash 메모리 IP를 설계하였다. 저면적 DC-DC 변환기 설계를 위해서 본 논문에서는 단위 전하펌프 회로에서 펌핑 노드의 전압을 VIN 전압으로 프리차징해주는 회로인 크로스-커플드 (cross-coupled) 5V NMOS 트랜지스터 대신 5V NMOS 프리차징 트랜지스터를 사용하였고, 펌핑 노드의 부스팅된 전압을 VOUT 노드로 전달해주는 트랜지스터로 5V 크로스-커플드 PMOS 트랜지스터를 사용하였다. 한편 5V NMOS 프리차징 트랜지스터의 게이트 노드는 부스트-클록 발생기 회로를 이용하여 VIN 전압과 VIN+VDD 전압으로 스윙하도록 하였다. 그리고 펌핑 커패시터의 한쪽 노드인 클록 신호를 작은 링 발진 (ring oscillation) 주기 동안 full VDD로 스윙하기 위해 각 단위 전하펌프 회로마다 로컬 인버터 (local inverter)를 추가하였다. 그리고 지우기 모드 (erase mode)와 프로그램 모드 (program mode)에서 빠져나와 대기 (stand-by) 상태가 될 때 부스팅된 전압을 VDD 전압으로 프리차징해주는 회로를 사용하는 대신 HV (High-Voltage) NMOS 트랜지스터를 사용하여 VDD 전압으로 프리차징 하였다. 이와같이 제안된 회로를 DC-DC 변환기 회로에 적용하므로 256kb eFLASH IP의 레이아웃 면적은 기존 DC-DC 변환기 회로를 사용한 경우보다 6.5% 정도 줄였다.