• 한국전자파학회논문지
• /
• 제9권1호
• /
• pp.25-33
• /
• 1998

본 논문은 PCS(개인 휴대 통신) 주파수대역에서의 단일게이트 MESFET 혼합기의 설계 및 제작에 대해 기 술하였다. 주파수 대역이 1965-2025 MHz이고 IF가 140 MHz인 PCS용 혼합기활 제작하기 위해 초고주파용 시율레이터 EESOF LIBRA를 이용하여 설계하였다. 정합회로로 사각 뱀돌이 인덕터, 평판형 캐패시터, 개방스 터브를 이용하였고 마이크로펜과 소자용접기를 사용하여 제작하였다. 실힘한 결과 w전력이 10 dBm일 때 혼합 기의 최대 변환이득은 $6.69\pm0.65$ dB, 반사계수는 $-14.9\pm3.5$ dB였고 LO /IF 분리도는 주파수가 1855 MHz인 경우 57.83 dB였다. 이 혼합기를 PCS 단말기의 수신단에 사용하는 경우, 다이오드 믹서 사용시의 변환손실을 보상하기 위한 중간증폭기를 사용하지 않아도 되는 장점이 있다.

• 한국전자파학회논문지
• /
• 제23권5호
• /
• pp.551-558
• /
• 2012

본 논문에서는 집중 소자로 임피던스 대역폭과 공진 주파수 컨트롤이 가능한 이중 대역 루프형 그라운드 안테나를 제안한다. 제안된 안테나의 이중 대역 특성은 기존의 루프형 그라운드 안테나의 형태에 추가적인 공진루프 급전 구조를 삽입하여 구현하였다. 적절한 캐패시터와 인덕터를 사용하여 2.45 GHz와 5.5 GHz 대역에서 VSWR<3에서 각각 85 MHz와 725 MHz의 임피던스 대역폭을 만족시켰으며, 시뮬레이션과 측정 결과를 통하여 그 타당성을 입증하였다. 제안된 안테나의 면적은 $10{\times}5mm^2$로 작은 크기를 갖고 있을 뿐만 아니라, 구현하고자 한 이중 대역에서 좋은 방사 패턴과 안테나 효율을 나타내었다.

• 한국세라믹학회지
• /
• 제40권11호
• /
• pp.1090-1095
• /
• 2003

본 논문에서는 고품질 적층형 수동 소자의 모델링 및 설계에 관하여 연구하였고, 설계된 수동 소자를 이용하여 안테나 스위치 모듈 내에 포함된 이중 대역 GSM/DCS 대역 분리용 적층형 다이플렉서를 설계$.$제작하여 그 특성을 고찰하였다. 적층형 수동 소자는 시스템의 소형화를 위해 인덕터는 정방형 스파이럴 구조로, 캐패시터는 입체적인 인터디지털 형태인 VIC 구조로 설계하였다. GSM 저역 통과 필터는 0.55 dB 이하의 삽입 손실과 12dB 이상의 반사 손실을 나타내며, 통과 대역 위쪽 저지 대역인 1800 MHz 부근에 감쇠극이 존재하도록 설계함으로써 DCS 통과 대역에서 26 dB 이상의 저지 특성을 나타내었다. DCS 고역 통과 필터는 0.82 dB 이하의 삽입 손실과 11 dB 이상의 반사손실을 가지며, 통과 대역 아래 쪽 저지 대역인 930 MHz 부근에 감쇠극이 존재하도록 설계함으로써 GSM 통과 대역에서 38 dB 이상의 저지 특성을 나타내었다.

• 마이크로전자및패키징학회지
• /
• 제6권4호
• /
• pp.49-53
• /
• 1999

본 연구에서는 기존의 구조와 대등한 용량을 가지면서도 module내부에서 capacitor가 차지하는 부피를 최소화하고, 특히 기생 직렬 인덕턴스 값을 최소화할 수 있는 구조를 고안하였다. 이 과정에서 위에서 언급한 via의 위치, 길이, 개수등에 의한 특성을 분석하고 이를 최적화 하였다. HP사의 HFSS를 통해 이 구조의 특성을 검증하고 등가 회로 분석을 통해 기생 직렬 인덕턴스 값을 계산하였다. 이를 화인하기 위해 LTCC재료를 이용하여 실제로 시작품을 제작하여 직접 측정하였다. 이러한 buried type의 수동소자를 가장 정확하게 측정할 수 있는 방법을 고안하였고, 이 과정에서 측정을 위한 via, strip line 의 특성들을 모두 수치화하여 내장되어 있는 capacitor 만의 특성을 얻어내었다.

• 한국조명전기설비학회:학술대회논문집
• /
• 한국조명전기설비학회 2005년도 학술대회 논문집
• /
• pp.387-390
• /
• 2005

A This paper presents a novel three-phase current-fed Pulse Width Modulation converter with switched- capacitor type resonant DC link commutation circuit operating PWM pattern strategy under a design consideration of low-pass filter, which can operate on the basis of the principle of zero current soft-switching commutation. In the first place, the steady-state operating principle of this converter with a new resonant DC link snubber circuit is described in connection with the equivalent operation circuit, together with the practical design procedure of the switched-capacitor type resonant DC link circuit is discussed from a theoretical viewpoint on the basis of a design example for high-power applications. The actively delayed time correction method to compensate distorted currents due to a relatively long resonant commutation time is newly implemented in the open loop control scheme so as to acquire the new optimum PWM pattern. Finally, the experiment or set-up in laboratory system or this converter is concretely demonstrated herein to confirm a zero current soft-switching commutation of this converter. The comparative evaluations between current-fed hard switching PWM and soft-switching PWM converters are carried out from a viewpoint of their PWM converter characteristics.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.865-868
• /
• 2005

$Pb_{0.72}La_{0.28}TiO_3$ (PLT(28)) 박막을 sol-gel 법을 이용하여 제작한 후, 그 특성을 조사하여 ULSI DRAM 의 캐패시터 절연막으로서의 적용 가능성을 연구하였다. Sol-gel 법의 출발 물질로는 acetate계를 사용하였다. TGA-DTA 분석을 통하여 PLT(28) 박막의 sol-gel 법에 의한 공정 조건을 확립하였다. 매 coating 후 350$^{\circ}C$에서 drying 하고, 마지막으로 650$^{\circ}C$에서 annealing 하여 100% perovskite 구조를 가지는 치밀하고 crack 이 없는 PLT(28) 박막을 얻었다. Pt/Ti/SiO$_2$/Si 기판 위에 PLT(28) 박막을 형성하여 전기적 특성을 측정하였다. 그 결과 유전 상수와 누설전류밀도가 각각 936 과 1.1${\mu}$A/cm$^2$ 으로 측정되었다.

• 한국전기전자재료학회논문지
• /
• 제21권5호
• /
• pp.440-446
• /
• 2008

To manufacture the MLCC with X7R for high voltage stability, $BaTiO_3-MgO-MnO_2-Y_2O_3$ with $(Ba_{0.4}Ca_{0.6})SiO_3$ glass frit was formulated. Based on this composition, the addition of $Er_2O_3$ showed that TCC(Temperature Coefficient Capacitance) at $85^{\circ}C$ was improved from 5 % to ${\sim}0\;%$, but the dielectric constant and IR (Insulation Resistance) were decreased. The glass frit improved the dielectric constant and IR, so the appropriate contents of $Er_2O_3$ and glass frit were 0.6 mol% and 1 wt%, respectively. It showed that the dielectric constant and RC constant were 2,550 and 2,000 (${\Omega}F$), respectively in the sintering condition at $1250^{\circ}C$ in PO2 $10^{-7}$ Mpa. The MLCC with $3.2{\times}1.6$ (mm) size and $1\;{\mu}F$ was also suited for X7R with the above composition.

• 전력전자학회논문지
• /
• 제6권5호
• /
• pp.400-409
• /
• 2001

대용량 승압형 응용을 위한 새로운 위상천이 병렬입력/직렬출력 듀얼 컨버터가 제안된 바 있다. 제안된 컨버터는 종래의 펄스 폭 변조(PWM) 방식의 병렬입력/직렬출력 듀얼 컨버터에 비해 낮은 스위치 전압 스트레스를 보여 저 손실의 소자를 사용할 수 있으므로 높은 효율을 보인다. 또한, 출력 캐패시터의 실효(RMS) 전류 스트레스가 낮고 입력 전류와 출력 전압의 맥동이 작으며, 제어 입력에 대한 출력 전압의 동역학(dynamics)이 빠른 장점이 있다. 본 논문에서는 제안된 컨버터의 정상상태 동작을 심도 있게 분석하고 그 수학적 모델 및 정상상태 해를 제시하며, 제안된 컨버터의 특징을 종래의 PWM 방식의 컨버터와의 비교를 통해 정량적으로 분석한다. 또한, 제안된 회로의 동작, 특성 및 유효성을 검증하기 위해 800W급 24-350Vdc 사양의 시작품으로부터의 실험 결과를 제시한다.

• 한국정보통신학회논문지
• /
• 제6권5호
• /
• pp.696-702
• /
• 2002

RF magnetron reactive sputtering 법으로 BST(Bal-xSrxTiO$_3$)(50/50) 박막을 제작하여, 박막의 결정화 특성 및 표면상태와 함께 박막의 두께에 따른 전기적 특성을 조사하였다. XRD와 AFM을 이용하여 BST 박막의 결정화 특성과 표면상태를 관찰한 결과, 80$0^{\circ}C$ 에서 2분간 후열처리한 박막은 완전한 perovskite 구조를 가지며 표면거칠기도 16.1$\AA$으로 양호한 값을 나타내었다. 박막의 두께가 80nm에서 240nm으로 증가함에 따라 10KHz에서 비유전률은 199에서 265로 증가하였고, 250㎸/cm의 전기장에서 누설 전류밀도는 $0.779 {\mu}m/{cm^2}에서 0.184 {\mu}A/{cm^2}$으로 감소하였다. 두께 240nm인 BST 박막의 경우, 5V에서의 전하축적 밀도와 누설전류밀도는 각각 50.5 $fC/{{\mu}m^2} 와 0.182 {\mu}A/{cm^2}$로, 이는 DRAM의 캐패시터 절연막 응용에 매우 유망한 물질임을 나타내는 결과이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 춘계학술대회
• /
• pp.490-492
• /
• 2010

Center-tapped termination을 가진 stub series-termination logic (SSTL) 채널을 지원하기 위한 전압모드 송신단을 제안한다. 제안하는 송신단은 진단 모드를 지원하고 신호보전성을 향상시키기 위해 출력레벨 조절수단을 가지며, 가변 병렬 터미네이션을 사용하여 swing level을 조절하는 동안 송신단의 출력 저항을 일정하게 유지시켜준다. 또한 제안하는 송신단의 off-chip 저항은 기생 캐패시터, 인덕터에 의한 termination의 임피던스 부정합을 줄여준다. 제안된 송신단을 검증하기 위해서 $50{\Omega}$의 출력저항을 유지하면서 8-레벨의 출력을 제공하는 전압모드 송신단을 1.5V의 70nm 1-poly 3-metal DRAM공정을 이용하여 구현하였다. 수신단 termination이 존재하지 않는 SSTL 채널에서 제안하는출력레벨 조절이 가능한 송신단을 이용함으로 1.6-Gb/s에서 54%의 jitter 감소가 측정되었다.